DE102009058796A1 - Optoelectronic component and method for producing an optoelectronic component - Google Patents

Optoelectronic component and method for producing an optoelectronic component Download PDF

Info

Publication number
DE102009058796A1
DE102009058796A1 DE102009058796A DE102009058796A DE102009058796A1 DE 102009058796 A1 DE102009058796 A1 DE 102009058796A1 DE 102009058796 A DE102009058796 A DE 102009058796A DE 102009058796 A DE102009058796 A DE 102009058796A DE 102009058796 A1 DE102009058796 A1 DE 102009058796A1
Authority
DE
Germany
Prior art keywords
semiconductor
sealing material
component
layer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102009058796A
Other languages
German (de)
Inventor
Alfred 93142 Lell
Tilman Dr. 93152 Schlenker
Michael Dr. 93077 Fehrer
Sönke Dr. 93105 Tautz
Uwe Dr. 93077 Strauß
Martin Dr. 93128 Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102009058796A priority Critical patent/DE102009058796A1/en
Priority to US13/516,915 priority patent/US9508903B2/en
Priority to JP2012543585A priority patent/JP5710638B2/en
Priority to KR1020127018892A priority patent/KR20120114311A/en
Priority to PCT/EP2010/068548 priority patent/WO2011073027A1/en
Priority to CN201080057782.2A priority patent/CN102668140B/en
Priority to EP10781917A priority patent/EP2513984A1/en
Priority to TW099144153A priority patent/TWI446594B/en
Publication of DE102009058796A1 publication Critical patent/DE102009058796A1/en
Priority to JP2015042063A priority patent/JP6001114B2/en
Priority to US15/265,487 priority patent/US9768360B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Es wird ein optoelektronisches Bauelement angegeben, das zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt, aufweist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.An optoelectronic component is specified which has at least one inorganic optoelectronically active semiconductor component (10) with an active region (3) which is suitable for emitting or receiving light during operation, and a sealing material applied by means of atomic layer deposition on at least one surface region (7) (6) hermetically covering the surface area (7). Furthermore, a method for producing an optoelectronic component is specified.

Description

Es werden ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.An optoelectronic component and a method for producing an optoelectronic component are specified.

Optoelektronische Halbleiterbauelemente wie lichtemittierende Dioden (LEDs), kantenemittierende Laser, vertikalemittierende Laser (VCSELs), Laser-Arrays, Photodioden, Solarzellen, Phototransistoren etc. werden in zunehmendem Maße als Schlüsselkomponenten in der Beleuchtungstechnik, Projektion, Datenspeicherung, Drucktechnik, Energiegewinnung und vielen anderen Anwendungen eingesetzt.Optoelectronic semiconductor devices such as light emitting diodes (LEDs), edge emitting lasers, vertical emitting lasers (VCSELs), laser arrays, photodiodes, solar cells, phototransistors, etc., are increasingly being key components in lighting, projection, data storage, printing, power generation, and many other applications used.

Basierend auf den Materialsystemen AlInGaN, InGaAlP und AlGaAs kann für emittierende oder detektierende Halbleiterbauelemente der gesamte Spektralbereich vom Ultravioletten bis ins Infrarote abgedeckt werden.Based on the AlInGaN, InGaAlP and AlGaAs material systems, the entire spectral range from ultraviolet to infrared can be covered for emitting or detecting semiconductor components.

Insbesondere Lichtquellen, die auf den genannten Halbleitersystemen basieren, weisen gegenüber konkurrierenden Lösungsansätzen wie etwa Glühlampen oder Halogenlichtquellen Vorteile hinsichtlich ihrer Kompaktheit und hohen Lebensdauer auf.In particular, light sources based on said semiconductor systems have advantages over competing solutions such as incandescent or halogen light sources in terms of compactness and long life.

Innovative technologische Entwicklungen wie beispielsweise die Integration von LED- oder Laser-Projektionseinheiten in einem Mobiltelefon oder in die Hinterleuchtung von Projektionsbildschirmen erfordern dabei immer kompaktere und insbesondere flachere Bauformen, die zudem kostengünstig herstellbar sein sollen. Heutige Technologien stoßen hierbei an ihre Grenzen, da die vom Markt geforderten ultrakompakten, langlebigen und dabei kostengünstig herzustellenden Halbleiterlichtquellen oder -empfänger mit heute üblichen Technologien nicht hinreichend zu realisieren sind.Innovative technological developments such as the integration of LED or laser projection units in a mobile phone or in the backlighting of projection screens require ever more compact and especially flatter designs, which should also be inexpensive to produce. Today's technologies reach their limits, since the demanded by the market ultra-compact, durable and thereby inexpensive to manufacture semiconductor light sources or receivers with today's conventional technologies are not sufficiently to realize.

Halbleiterbauelemente, die ungeschützt unter Atmosphärenbedingungen betrieben werden, neigen zu erhöhten Ausfallraten. So konnte durch Untersuchungen nachgewiesen werden, dass Sauerstoff und/oder Feuchtigkeit auf Halbleiteroberflächen zur Degradation der entsprechenden Bauteile führt.Semiconductor devices that operate unprotected under atmospheric conditions tend to have increased failure rates. For example, studies have shown that oxygen and / or moisture on semiconductor surfaces leads to degradation of the corresponding components.

Wie in der Veröffentlichung M. Okayasu et al., „Facet oxidation of InGaAs/GaAs strained quantum-well lasers”, J. Appl. Phys., Vol. 69, p. 8346 (1991) beispielsweise beschrieben ist, führen bei kantenemittierenden GaAs-Lasern die lichtinduzierte Oxidation der Laserfacette zu Absorptionsverlusten und damit zur thermischen Erwärmung, die schließlich bis zur thermischen Zerstörung der Laserfacette (”catastrophic optical damage”) und damit zum Bauteilausfall führen kann.As in the publication Okayasu et al., Facet oxidation of InGaAs / GaAs strained quantum well lasers, J. Appl. Phys., Vol. 69, p. 8346 (1991) For example, described in edge-emitting GaAs lasers light-induced oxidation of the laser facet to absorption losses and thus thermal heating, which can eventually lead to thermal destruction of the laser facet ("catastrophic optical damage") and thus component failure.

Bei AlInGaN-Lasern mit einem Emissionsbereich nahe einer Wellenlänge von 400 nm wurde beim Betrieb in Feuchtigkeit eine verstärkte Degradation der Bauteile beobachtet, wie in den Veröffentlichungen V. Kümmler et al., „Gradual facet degradation of (Al,In)GaN quantum well lasers”, Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) und T. Schödl et al., „Facet degradation of (Al,In)GaN heterostructure laser diodes”, Phys. Stat. Sol. (a), Vol. 201(12), p. 2635–2638 (2004) beschrieben ist.For AlInGaN lasers with an emission range near a wavelength of 400 nm, increased degradation of the components was observed when operating in humidity, as in the publications V. Kümmler et al., "Gradual facet degradation of (Al, In) GaN quantum well lasers", Appl. Phys. Lett., Vol. 84 (16), p. 2989 (2004) and T. Schödl et al., "Facet Degradation of (Al, In) GaN heterostructure laser diodes", Phys. Stat. Sol. (a), Vol. 201 (12), p. 2635-2638 (2004) is described.

Untersuchungen mittels Rasterkraftmikroskop („atomic force microscopy”), wie in der Veröffentlichung T. M. Smeeton et al., „Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates”, Appl. Phys. Lett., Vol. 88, 041910 (2006) beschrieben ist, haben an degradierten Laserfacetten der Gruppe-III-Nitride die Bildung von Oxidschichten nachgewiesen, deren Dicke von der jeweiligen Zusammensetzung der darunterliegenden Halbleiterschicht abhängt.Investigations by atomic force microscopy, as in the publication TM Smeeton et al., "Atomic force microscopy of cleaved facets in III-V nitride laser diodes grown on free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006) has described on degraded laser facets of group III nitrides, the formation of oxide layers whose thickness depends on the composition of the underlying semiconductor layer.

Um bei LEDs der Materialsysteme AlGaAs, InGaAlP und AlInGaN die störenden Umwelteinflüsse zu verringern, werden diese in der Regel mittels Leitklebern auf Leiterrahmen geklebt und mit einem Silikon- oder Epoxydharz vergossen, wobei jedoch verschiedene Probleme zu Ausfällen führen können. So besteht beispielsweise die Gefahr, dass an Chip- oder Mesakanten, insbesondere im Bereich des pn-Übergangs, Leckstrompfade entstehen, die zu Alterungseffekten oder Ausfällen durch elektrostatische Entladungen, also so genannten ESD-Ausfällen (ESD: „electrostatic discharge”), führen können. Derartige Schäden können beispielsweise durch Migration von Metallpartikeln aus dem Leitkleber hervorgerufen werden.In order to reduce the disturbing environmental influences in LEDs of the material systems AlGaAs, InGaAlP and AlInGaN, they are usually glued on ladder frames by means of conductive adhesives and potted with a silicone or epoxy resin, although various problems can lead to failures. For example, there is the danger that leakage current paths may develop at chip or mesa edges, in particular in the area of the pn junction, which can lead to aging effects or failures due to electrostatic discharges, that is to say so-called ESD failures (ESD: "electrostatic discharge") , Such damage can be caused for example by migration of metal particles from the conductive adhesive.

Um diesem Problem bei LEDs zu begegnen, werden häufig die kritischen Seitenflächen der aktiven Zone in so genannter Mesatechnologie geätzt und mittels dielektrischer Passivierungsschichten geschützt. Dabei kommen Beschichtungsverfahren wie Bedampfung, Sputtern oder chemische Abscheidung aus der Gasphase („chemical vapor deposition”, CVD) zum Einsatz.To address this problem with LEDs, often the critical side surfaces of the active zone are etched in so-called mesa technology and protected by dielectric passivation layers. In this case, coating methods such as vapor deposition, sputtering or chemical vapor deposition (CVD) are used.

Durch obige üblicherweise verwendete Verfahren abgeschiedene Schichten haben aber beispielsweise den Nachteil, dass es damit nur unzureichend gelingt, steile und teilweise unregelmäßig geformte Flanken von allen Seiten gleichmäßig zu überformen. Zudem weisen die abgeschiedenen Schichten infolge von eingebauten Restgasen, Verunreinigungen oder eingebauten Leerstellen häufig Mikrokavitäten auf. Aufgrund dieser porösen Strukturen von Passivierungs- oder Spiegelschichten können beispielsweise Sauerstoff und Feuchtigkeit an die kritische Halbleiteroberfläche gelangen und zu oben beschriebenen Bauteilausfällen führenHowever, layers deposited by the above commonly used processes have, for example, the disadvantage that they are insufficient in their ability to uniformly shape steep and partially irregularly shaped flanks from all sides. In addition, the deposited layers often have microcavities due to built-in residual gases, impurities or built-in vacancies. Owing to these porous structures of passivation or mirror layers, for example, oxygen and moisture can reach the critical semiconductor surface and lead to component failures described above

Auch bei Halbleiterlasern der gängigen Materialsysteme AlGaAs, InGaAlP und AlInGaN werden in der Regel Entspiegelungsschichten, Passivierungsschichten oder dielektrische hochreflektierende Schichten auf die empfindlichen Laserfacetten aufgebracht. Im Allgemeinen erfolgt diese Beschichtung durch Bedampfung, Sputtern oder chemische Gasphasenabscheidung der Beschichtungsmaterialien, wie etwa in den Veröffentlichungen T. Mukai et al., ”Current status and future prospects of GaN-based LEDs and LDs”, Phys. Stat. Sol (a), Vol. 201(12), p. 2712–2716 (2004) und S. Ito et. al., ”AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio”, Phys. Stat. Sol. (a), Vol. 200(1), p. 131–134 (2003) beschrieben ist. Even in the case of semiconductor lasers of the conventional AlGaAs, InGaAlP and AlInGaN material systems, antireflection coatings, passivation layers or dielectric highly reflective layers are generally applied to the sensitive laser facets. In general, this coating is done by sputtering, sputtering, or chemical vapor deposition of the coating materials, such as in the publications T. Mukai et al., "Current status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201 (12), p. 2712-2716 (2004) and S. Ito et. al., "AlGaInN violet laser diodes grown on GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200 (1), p. 131-134 (2003) is described.

Um Ausfälle durch Feuchtigkeit oder Sauerstoff bei Laserdioden zu vermeiden, werden beispielsweise AlInGaN-Laserdioden in hermetisch dichte TO-basierte Gehäuse wie etwa in die Gehäusetypen T038, T056 und T090 unter Schutzgas eingepackt. Nachteilig an diesem Verfahren ist einerseits der hohe, mit Mehrkosten verbundene Montageaufwand und andererseits das Risiko, dass durch Undichtigkeiten des Gehäuses und/oder Restfeuchte im Gehäuse ein Schaden und damit ein Ausfall der Laserdiode nicht verhindert werden kann.To avoid moisture or oxygen failures in laser diodes, for example, AlInGaN laser diodes are packaged in hermetically sealed TO-based packages such as T038, T056, and T090 packages under inert gas. A disadvantage of this method is on the one hand the high, associated with additional costs assembly costs and on the other hand, the risk that damage to the housing and / or residual moisture in the housing damage and thus a failure of the laser diode can not be prevented.

Eine solche kostenintensive und häufig unzureichende Maßnahme, Laserdioden in ein hermetisch dichtes Gehäuse zu verpacken, um damit die Bauteilstabilität zu erhöhen, weist als zusätzlichen erheblichen Nachteil auf, dass damit eine begrenzte Kompaktheit hinsichtlich Bauformgröße und eine geringe Flexibilität hinsichtlich Integration anderer optischer Komponenten verbunden ist.Such a costly and often inadequate measure to package laser diodes in a hermetically sealed housing in order to increase the component stability, has as an additional significant disadvantage that this is a limited compactness in terms of design size and low flexibility in terms of integration of other optical components connected.

Zumindest eine Aufgabe von bestimmten Ausführungsformen der vorliegenden Erfindung ist es daher, ein optoelektronisches Bauelement anzugeben, bei dem oben genannte Nachteile vermieden werden können. Eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines optoelektronischen Bauelements anzugeben.At least one object of certain embodiments of the present invention is therefore to specify an optoelectronic component in which the abovementioned disadvantages can be avoided. A further object of certain embodiments is to specify a method for producing an optoelectronic component.

Diese Aufgaben werden durch einen Gegenstand und ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.These objects are achieved by an object and a method having the features of the independent claims. Advantageous embodiments and further developments of the subject matter and of the method are characterized in the dependent claims and furthermore emerge from the following description and the drawings.

Gemäß zumindest einer Ausführungsform weist ein optoelektronisches Bauelement insbesondere zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement mit einem aktiven Bereich auf, der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen. Das Halbleiterbauelement weist zumindest einen Oberflächenbereich auf, auf dem mittels Atomlagenabscheidung ein Versiegelungsmaterial aufgebracht ist, das den Oberflächenbereich hermetisch dicht bedeckt.In accordance with at least one embodiment, an optoelectronic component has in particular at least one inorganic optoelectronically active semiconductor component with an active region which is suitable for emitting or receiving light during operation. The semiconductor device has at least one surface region on which a sealing material is applied by means of atomic layer deposition, which hermetically covers the surface region.

Hier und im Folgenden bedeutet Licht insbesondere elektromagnetische Strahlung in einem ultravioletten bis infraroten Spektralbereich, also beispielsweise, aber nicht ausschließlich, in einem sichtbaren Spektralbereich.Here and below, light in particular means electromagnetic radiation in an ultraviolet to infrared spectral range, that is, for example, but not exclusively, in a visible spectral range.

Das anorganische optoelektronisch aktive Halbleiterbauelement kann insbesondere im Betrieb Licht abstrahlen und dazu eine lichtemittierende Diode (LED), einen kantenemittierenden Halbleiterlaser, einen vertikalemittierenden Halbleiterlaser (VCSEL), ein Laser-Array oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Alternativ oder zusätzlich kann das anorganische optoelektronisch aktive Halbleiterbauelement im Betrieb Licht empfangen und dazu eine Fotodiode, eine Solarzelle, ein Solarzellpaneel, einen Phototransistor oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Das Halbleiterbauelement kann dazu eine oder mehrere funktionelle Halbleiterschichtenfolgen aus einem binären, ternären oder quaternären III-V-Verbindungshalbleitersystem ausgewählt aus den Materialgruppen AlGaAs, InGaAlP, AlInGaN oder aus einen II-VI-Verbindungshalbleitersystem oder einem sonstigen Halbleitermaterial aufweisen. Die Halbleiterschichtenfolge kann zumindest einen Licht emittierenden oder Licht detektierenden aktiven Bereich wie etwa einem pn-Übergang, einer Doppelheterostruktur, einer Einfach-Quantentopfstruktur (SQW-Struktur) oder einer Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweisen sowie elektrische Kontaktschichten wie etwa Metallschichten. Derartige Halbleiterschichtenfolgen und Strukturen sind aus dem Stand der Technik bekannt und werden daher hier nicht weiter ausgeführt.In particular, the inorganic optoelectronically active semiconductor component can emit light in operation and have a light emitting diode (LED), an edge emitting semiconductor laser, a vertical emitting semiconductor laser (VCSEL), a laser array or a plurality or combination thereof, or one of said components. Alternatively or additionally, the inorganic optoelectronically active semiconductor component may receive light during operation and may have a photodiode, a solar cell, a solar cell panel, a phototransistor or a plurality or combination thereof or be one of the components mentioned. For this purpose, the semiconductor component may have one or more functional semiconductor layer sequences comprising a binary, ternary or quaternary III-V compound semiconductor system selected from the material groups AlGaAs, InGaAlP, AlInGaN or an II-VI compound semiconductor system or another semiconductor material. The semiconductor layer sequence can have at least one light-emitting or light-detecting active region, such as a pn junction, a double heterostructure, a single quantum well structure (SQW structure) or a multiple quantum well structure (MQW structure), and electrical contact layers, such as metal layers. Such semiconductor layer sequences and structures are known from the prior art and are therefore not further elaborated here.

Der Oberflächenbereich, auf den das Versiegelungsmaterial aufgebracht ist, kann insbesondere beispielsweise eine Laserfacette bei einem als Halbleiterlaser ausgeführten Halbleiterbauelement oder auch einen freigelegten pn-Übergang einer LED, einer Laserdiode oder eine Fotodiode umfassen, die besonders empfindlich gegenüber Umwelteinflüssen und sonstigen Alterungseffekten sind.The surface area to which the sealing material is applied can in particular include, for example, a laser facet in a semiconductor component designed as a semiconductor laser or else an exposed pn junction of an LED, a laser diode or a photodiode, which are particularly sensitive to environmental influences and other aging effects.

Durch das Versiegelungsmaterial wird der Oberflächenbereich hermetisch dicht bedeckt und dadurch versiegelt und verkapselt. Das kann bedeuten, dass beispielsweise Feuchtigkeit und/oder Sauerstoff die Verkapselungsanordnung nicht durchdringen können. Insbesondere kann das Versiegelungsmaterial eine hermetisch dichte Versiegelungsschicht auf dem Oberflächenbereich des Halbleiterbauelements bilden, die das Halbleiterbauelement vor Feuchtigkeit und/oder Sauerstoff derart schützt, dass Feuchtigkeit und/oder Sauerstoff aus der Umgebungsatmosphäre nicht über den Oberflächenbereich in das Halbleiterbauelement eindringen und das Halbleiterbauelement in seiner Funktionsfähigkeit und/oder Zusammensetzung beeinträchtigen und schädigen kann. Neben dem Schutz vor Feuchtigkeit und/oder Sauerstoff kann das Versiegelungsmaterial auch einen Schutz durch eine wirksame Barriere gegen andere Umwelteinflüsse und insbesondere weitere atomare oder molekulare Materialien bieten.The sealing material hermetically seals the surface area and thereby seals and encapsulates it. This may mean that moisture and / or oxygen, for example, can not penetrate the encapsulation arrangement. In particular, the sealing material may have a hermetically sealed sealing layer on the surface area of the Form semiconductor device that protects the semiconductor device from moisture and / or oxygen such that moisture and / or oxygen from the ambient atmosphere does not penetrate the surface region in the semiconductor device and the semiconductor device in its functionality and / or composition can affect and damage. In addition to protection from moisture and / or oxygen, the sealing material can also provide protection by an effective barrier against other environmental influences, and in particular other atomic or molecular materials.

Weiterhin kann das mittels Atomlagenabscheidung aufgebrachte hermetisch dichte Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie etwa CVD, Sputtern oder Aufdampfen aufgebrachten Schichten bei vergleichbarer Dicke und Materialien eine erhöhte mechanische Festigkeit aufweisen und damit beispielsweise einen erhöhten Schutz gegen mechanische Einwirkungen wie etwa Kratzer bilden.Furthermore, the hermetically sealed sealing material applied by means of atomic layer deposition can have increased mechanical strength compared to layers applied by other methods, such as CVD, sputtering or vapor deposition, with comparable thickness and materials, and thus, for example, provide increased protection against mechanical effects, such as scratches.

Beim Verfahren der Atomlagenabscheidung („atomic layer deposition”, ALD) wird eine Schichtbildung aus dem Versiegelungsmaterial auf einer Oberfläche oder einem Oberflächenbereich des Halbleiterbauelements durch eine chemische Reaktion von mindestens zwei gasförmig bereitgestellten Ausgangsstoffen oder -verbindungen („percursor”) ermöglicht. Im Vergleich zu herkömmlichen CVD-Verfahren werden bei der Atomlagenabscheidung die Ausgangsverbindungen zyklisch nacheinander in eine Reaktionskammer eingelassen. Dabei wird zuerst eine erste von den zumindest zwei gasförmigen Ausgangverbindungen dem Volumen der Reaktionskammer zugeführt, im dem das Halbleiterbauelement bereitgestellt wird. Die erste Ausgangsverbindung kann auf dem zumindest einen Oberflächenbereich adsorbieren. Insbesondere kann es dabei vorteilhaft sein, wenn die Moleküle der ersten Ausgangsverbindung unregelmäßig und ohne eine Fernordnung auf dem Oberflächenbereich adsorbieren und somit eine zumindest teilweise amorphe Bedeckung bilden. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung des zumindest einen Oberflächenbereichs mit der ersten Ausgangsverbindung kann eine zweite der zumindest zwei Ausgangsverbindungen zugeführt werden. Die zweite Ausgangsverbindung kann mit der an dem Oberflächenbereich adsorbierten ersten Ausgangsverbindung reagieren, wodurch eine Submonolage oder maximal eine Monolage des Versiegelungsmaterials ausgebildet werden kann. Danach wird wiederum die erste Ausgangsverbindung zugeleitet, die sich auf der sich gebildeten Submonolage oder Monolage und gegebenenfalls noch auf frei gebliebenen Bereichen des zumindest eines Oberflächenbereichs ablagern kann. Durch eine weitere Zuführung der zweiten Ausgangsverbindung kann eine weitere Submonolage oder Monolage hergestellt werden. Zwischen den Gaseinlässen der Ausgangsverbindungen kann die Reaktionskammer mit einem Reinigungsgas, insbesondere einem Inertgas wie etwa Argon, gespült werden, so dass sich vor jedem Einlass einer Ausgangsverbindung auf vorteilhafte Weise keine vorherige Ausgangsverbindung mehr in der Reaktionskammer befindet. Auf diese Weise können die Teilreaktionen klar voneinander getrennt und auf den zumindest einen Oberflächenbereich begrenzt werden. Ein wesentliches Merkmal der Atomlagenabscheidung ist damit der selbstbegrenzende Charakter der Teilreaktion, was bedeutet, dass die Ausgangsverbindung einer Teilreaktion nicht mit sich selbst oder Liganden von sich selbst reagiert, was das Schichtwachstum einer Teilreaktion auch bei beliebig langer Zeit und Gasmenge auf maximal eine Monolage des Versiegelungsmaterials auf dem zumindest einen Oberflächenbereich begrenzt. Je nach Verfahrensparametern und Reaktionskammer sowie in Abhängigkeit vom Material des Versiegelungsmaterials beziehungsweise der Ausgangsverbindungen kann ein Zyklus zwischen einigen Millisekunden und einigen Sekunden dauern, wobei dann pro Zyklus eine etwa 0,1 bis etwa 3 Ångström dicke Schicht aus dem Versiegelungsmaterial erzeugt werden kann.In the atomic layer deposition (ALD) process, film formation from the sealant material on a surface or surface region of the semiconductor device is facilitated by a chemical reaction of at least two gaseous source materials or compounds ("percursor"). In comparison to conventional CVD processes, the starting compounds are cyclically introduced one after the other into a reaction chamber during atomic layer deposition. In this case, a first of the at least two gaseous outlet connections is first supplied to the volume of the reaction chamber in which the semiconductor component is provided. The first starting compound can adsorb on the at least one surface area. In particular, it may be advantageous if the molecules of the first starting compound adsorb irregularly and without a long-range order on the surface region and thus form an at least partially amorphous covering. After a preferably complete or almost complete covering of the at least one surface region with the first starting compound, a second of the at least two starting compounds can be supplied. The second starting compound can react with the first starting compound adsorbed on the surface region, whereby a submonolayer or at most a monolayer of the sealing material can be formed. Thereafter, in turn, the first starting compound is fed, which can be deposited on the submonolayer or monolayer formed and optionally still on remaining free areas of at least one surface area. By a further supply of the second starting compound, a further submonolayer or monolayer can be produced. Between the gas inlets of the starting compounds, the reaction chamber can be purged with a cleaning gas, in particular an inert gas such as argon, so that there is advantageously no previous starting compound in the reaction chamber before each inlet of a starting compound. In this way, the partial reactions can be clearly separated and limited to the at least one surface region. An essential feature of the atomic layer deposition is thus the self-limiting nature of the partial reaction, which means that the starting compound of a partial reaction does not react with itself or ligands of itself, causing the layer growth of a partial reaction even at arbitrarily long time and gas amount to a maximum of one monolayer of the sealing material limited to the at least one surface area. Depending on the process parameters and the reaction chamber and depending on the material of the sealing material or the starting compounds, a cycle can take between a few milliseconds and a few seconds, wherein then about 0.1 to about 3 Angstrom thick layer can be produced from the sealing material per cycle.

Das Versiegelungsmaterial kann mittels der Atomlagenabscheidung mit einer Dicke von größer oder gleich 1 Nanometer, bevorzugt von größer oder gleich 5 Nanometer und besonders bevorzugt von größer oder gleich 10 Nanometer sowie kleiner oder gleich 500 nm aufgebracht werden. Insbesondere kann das Versiegelungsmaterial eine Dicke von kleiner oder gleich 200 Nanometer, bevorzugt kleiner oder gleich 100 Nanometer und besonders bevorzugt von kleiner oder gleich 50 Nanometer aufweisen. Das kann bedeuten, dass das Versiegelungsmaterial eine Schicht aus größer oder gleich 1 Monolage, bevorzugt größer oder gleich 10 Monolagen und kleiner oder gleich 5000 Monolagen bildet. Durch die hohe Dichte und Schichtqualität, mit der das Versiegelungsmaterial aufgebracht wird, kann eine solche Dicke ausreichend sein, um einen wirkungsvollen Schutz vor Feuchtigkeit und/oder Sauerstoff für den darunter liegenden zumindest einen Oberflächenbereich des Halbleiterbauelements zu gewährleisten. Je geringer die Dicke des Versiegelungsmaterials ist, desto geringer sind der Zeit- und Materialaufwand zur Herstellung der Schicht aus dem Versiegelungsmaterial, wodurch sich eine hohe Wirtschaftlichkeit ergeben kann. Je dicker die Schicht aus dem Versiegelungsmaterial ist, desto widerstandsfähiger kann das Versiegelungsmaterial beispielsweise gegenüber mechanischen Beeinträchtigungen sein und desto größer kann die Beständigkeit der hermetischen Verkapselungseigenschaft des Versiegelungsmaterials sein.The sealing material can be applied by means of the atomic layer deposition with a thickness of greater than or equal to 1 nanometer, preferably greater than or equal to 5 nanometers and particularly preferably greater than or equal to 10 nanometers and less than or equal to 500 nm. In particular, the sealing material may have a thickness of less than or equal to 200 nanometers, preferably less than or equal to 100 nanometers, and particularly preferably less than or equal to 50 nanometers. This may mean that the sealing material forms a layer of greater than or equal to 1 monolayer, preferably greater than or equal to 10 monolayers and less than or equal to 5,000 monolayers. Due to the high density and layer quality with which the sealing material is applied, such a thickness may be sufficient to ensure effective protection against moisture and / or oxygen for the underlying at least one surface region of the semiconductor component. The smaller the thickness of the sealing material, the lower the time and material costs for producing the layer of the sealing material, which can result in a high economic efficiency. For example, the thicker the layer of sealing material, the more resistant the sealing material can be to mechanical damage and the greater the durability of the hermetic encapsulation property of the sealing material.

Das wie vorab beschrieben aufgebrachte und den zumindest einen Oberflächenbereich bedeckende Versiegelungsmaterial weist den Vorteil auf, dass die Schichtdicke der so erzeugten Versiegelungsschicht nur von der Zahl der Reaktionszyklen abhängt, was eine exakte und einfache Steuerung der Schichtdicke ermöglicht. Weiterhin ergeben sich mit Vorteil nur geringe Anforderungen an die Homogenität des jeweiligen Gasflusses, mit denen die Ausgangsverbindungen der Reaktionskammer zugeleitet werden, so dass das Versiegelungsmaterial mit besonderem Vorteil homogen und gleichmäßig insbesondere auch auf großen Flächen aufgebracht werden kann. Durch die separate Zugabe und Dosierung der Ausgangsverbindungen werden Reaktionen bereits in der Gasphase verhindert, so dass auch hochreaktive Ausgangsverbindungen eingesetzt werden können, die beispielsweise bei Verfahren wie Aufdampfen oder CVD nicht verwendet werden können. Durch die oben beschriebene Abfolge und feste Dosierung bleibt jedem Reaktionsschritt genügend Zeit zur Vervollständigung, was mit Vorteil hochreine Schichten aus dem Versiegelungsmaterial auch bei relativ niedrigen Prozesstemperaturen ermöglicht. Weiterhin findet die Adsorption der ersten Ausgangsverbindung und die nachfolgende chemische Reaktion mit der zweiten Ausgangsverbindung auf der gesamten den Gasen zugänglichen Oberfläche statt, so dass diese im Wesentlichen unabhängig von ihrer geometrischen Beschaffenheit und eventuell vorhandenen Partikeln, Öffnungen wie etwa sogenannten Pin-Holes und Löchern mittels der aufeinanderfolgenden Reaktionszyklen zunehmend überformt und abgedichtet. The sealing material applied as described above and covering the at least one surface area has the advantage that the layer thickness of the sealing layer produced in this way depends only on the number of reaction cycles, which enables an exact and simple control of the layer thickness. Furthermore, there are advantageously only low requirements for the homogeneity of the respective gas flow, with which the starting compounds are fed to the reaction chamber, so that the sealing material can be applied with particular advantage homogeneously and uniformly, especially on large areas. By the separate addition and metering of the starting compounds, reactions are already prevented in the gas phase, so that even highly reactive starting compounds can be used which can not be used, for example, in processes such as vapor deposition or CVD. Due to the sequence and fixed dosage described above, each reaction step will have enough time to complete, which advantageously allows for high purity layers of the sealant material even at relatively low process temperatures. Furthermore, the adsorption of the first starting compound and the subsequent chemical reaction with the second starting compound takes place on the entire surface accessible to the gases, so that they are substantially independent of their geometric condition and any particles, openings such as so-called pin holes and holes the successive reaction cycles increasingly overmolded and sealed.

Weiterhin kann das Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie Sputtern, Aufdampfen oder CVD hergestellten Schichten defektfrei auf dem zumindest einen Oberflächenbereich hergestellt werden. Das bedeutet, dass beispielsweise keine so genannten Pin-Holes oder Mikrokanäle im Versiegelungsmaterial vorhanden sind, durch die Feuchtigkeit und/oder Sauerstoff und/oder andere atomare oder molekulare Materialien durch das Versiegelungsmaterial zum zumindest einen Oberflächenbereich migrieren können.Furthermore, the sealing material can be produced without defects on the at least one surface area in comparison with layers produced by other methods, such as sputtering, vapor deposition or CVD. This means, for example, that there are no so-called pin holes or microchannels in the sealing material, through which moisture and / or oxygen and / or other atomic or molecular materials can migrate through the sealing material to the at least one surface area.

Das Versiegelungsmaterial ist bevorzugt elektrisch isolierend und optisch transparent und kann beispielsweise ein Oxid, Nitrid oder Oxinitrid, beispielsweise mit einem oder mehreren ausgewählt aus Aluminium, Silizium, Titan, Zirkon, Tantal und Hafnium aufweisen. Insbesondere kann das Versiegelungsmaterial eines oder mehrere der folgenden Materialien aufweisen: Al2O3, SiO2, Si3N4, TiO2, ZrO2, Ta2O5, HfO2, Y2O3. Als Ausgangsverbindungen eigenen sich beispielsweise metallorganische Verbindungen oder Hydride der genannten Materialien sowie beispielsweise Ammoniak, Lachgas oder Wasser als Ausgangsverbindung für Sauerstoff beziehungsweise Stickstoff.The sealing material is preferably electrically insulating and optically transparent and may for example comprise an oxide, nitride or oxynitride, for example with one or more selected from aluminum, silicon, titanium, zirconium, tantalum and hafnium. In particular, the sealing material may comprise one or more of the following materials: Al 2 O 3 , SiO 2 , Si 3 N 4 , TiO 2 , ZrO 2 , Ta 2 O 5 , HfO 2 , Y 2 O 3 . Suitable starting compounds are, for example, organometallic compounds or hydrides of the stated materials and, for example, ammonia, nitrous oxide or water as the starting compound for oxygen or nitrogen.

Um eine möglichst effektive Verkapselung des Halbleiterbauelements durch das Versiegelungsmaterial zu erreichen, kann es vorteilhaft sein, wenn der zumindest eine Oberflächenbereich, den das Versiegelungsmaterial bedeckt, eine oder mehrere Ober-, Unter- und/oder Seitenflächen des Halbleiterbauelements umfasst.In order to achieve the most effective possible encapsulation of the semiconductor component by the sealing material, it can be advantageous if the at least one surface region covered by the sealing material comprises one or more top, bottom and / or side surfaces of the semiconductor component.

Weiterhin kann das Halbleiterbauelement zumindest eine elektrische Kontaktschicht aufweisen, die dazu geeignet ist, das Halbleiterbauelement elektrisch anzuschließen. Die elektrische Kontaktschicht kann beispielsweise eine oder mehrere Metallschichten umfassen oder sein. Der zumindest eine Oberflächenbereich kann dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht umfassen. Mit anderen Worten kann das Versiegelungsmaterial dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht gänzlich bedecken. Dadurch kann eine Versiegelung und Verkapselung der freiliegenden Oberflächen des Halbleiterbauelements erreicht werden, wobei die elektrische Kontaktschicht nach dem Aufbringen des Versiegelungsmaterials noch elektrisch kontaktierbar ist.Furthermore, the semiconductor component can have at least one electrical contact layer which is suitable for electrically connecting the semiconductor component. The electrical contact layer may comprise or be, for example, one or more metal layers. In this case, the at least one surface area may comprise all exposed surfaces of the semiconductor component except for the contact layer or up to a partial area of the contact layer. In other words, the sealing material can completely cover all exposed surfaces of the semiconductor component except for the contact layer or up to a partial area of the contact layer. Thereby, a sealing and encapsulation of the exposed surfaces of the semiconductor device can be achieved, wherein the electrical contact layer is still electrically contactable after the application of the sealing material.

Als freiliegende Oberflächen werden hier und im Folgenden solche Oberflächen und Oberflächenbereiche bezeichnet, die nach Fertigstellung des optoelektronischen Bauelements Kontakt mit der Umgebung in der Form haben können, dass beispielsweise atomare oder molekulare Stoffe aus der Umgebung, etwa Sauerstoff und Feuchtigkeit, an die Oberfläche gelangen können. Daher kann auch eine Oberfläche oder ein Oberflächenbereich, der von einer nicht hermetisch dichten Schicht, etwa einer sauerstoff- und/oder wasserdurchlässigen Kunststoffschicht bedeckt ist, vorliegend unter den Begriff freiliegend fallen. Insbesondere ist eine Oberfläche oder ein Oberflächenbereich dann nicht freiliegend im hier verwendeten Sinn, wenn das optoelektronische Bauelement einen Träger aufweist und die Oberfläche oder der Oberflächenbereich zur Montage des Halbleiterbauelements auf einen Träger dient und somit als Montagefläche ausgebildet ist.As exposed surfaces are here and below referred to such surfaces and surface areas, which may have after completion of the optoelectronic device contact with the environment in the form that, for example, atomic or molecular substances from the environment, such as oxygen and moisture, can reach the surface , Therefore, a surface or a surface area which is covered by a non-hermetically sealed layer, such as an oxygen and / or water-permeable plastic layer, in the present case also fall under the concept of being exposed. In particular, a surface or a surface area is not exposed in the sense used here if the optoelectronic component has a carrier and the surface or the surface area serves for mounting the semiconductor component on a carrier and is thus designed as a mounting surface.

Insbesondere kann das Halbleiterbauelement mit einer Montagefläche auf einem Träger aufgebracht sein. Der Träger kann beispielsweise eine Wärmesenke, eine Leiterplatte, einen Leiterrahmen, einen Gehäusekörper oder eine Kombination daraus aufweisen oder sein. Das Halbleiterbauelement kann mittels der Montagefläche auf dem Träger mechanisch montiert sein, beispielsweise mittels Löten, anodischem Bonden oder Kleben. Zusätzlich kann das Halbleiterbauelement über die Montagefläche auch elektrisch mit dem Träger verbunden sein, wobei die Montagefläche dann zusätzlich als elektrische Kontaktschicht ausgebildet sein kann.In particular, the semiconductor component can be applied with a mounting surface on a carrier. For example, the carrier may include or may be a heat sink, a circuit board, a leadframe, a package body, or a combination thereof. The semiconductor device may be mechanically mounted by means of the mounting surface on the carrier, for example by means of soldering, anodic bonding or gluing. In addition, that can Semiconductor device via the mounting surface also be electrically connected to the carrier, wherein the mounting surface can then be additionally formed as an electrical contact layer.

Bei einem Halbleiterbauelement, das auf einem Träger aufgebracht ist, kann der zumindest eine Oberflächenbereich, der vom Versiegelungsmaterial hermetisch dicht bedeckt ist, alle freiliegenden Oberflächen des Halbleiterbauelements, insbesondere alle Oberflächen außer der Montagefläche, umfassen, so dass das Versiegelungsmaterial alle freiliegenden Oberflächen des Halbleiterbauelements bedeckt. In dieser Ausführungsform ist das Halbleiterbauelement allseitig bis auf die Montagefläche vom Versiegelungsmaterial umschlossen, so dass eine effektive Verkapselung des Halbleiterbauelements ermöglicht wird.In a semiconductor device mounted on a substrate, the at least one surface area hermetically sealed by the sealing material may comprise all exposed surfaces of the semiconductor device, in particular all surfaces except the mounting area, such that the sealing material covers all exposed surfaces of the semiconductor device , In this embodiment, the semiconductor component is enclosed on all sides except for the mounting surface of the sealing material, so that an effective encapsulation of the semiconductor device is made possible.

Weiterhin kann das Halbleiterbauelement zusätzlich über ein elektrisches Kontaktelement mit dem Träger verbunden sein. Dazu kann das Halbleiterbauelement auf einer von der Montagefläche verschiedenen Oberfläche eine elektrische Kontaktschicht aufweisen, an die das elektrische Kontaktelement angeschlossen ist. Das elektrische Kontaktelement kann beispielsweise ein Bondraht oder eine Metallschicht sein. Das elektrische Kontaktelement kann weiterhin mit besonderem Vorteil zusammen mit der elektrischen Kontaktschicht des Halbleiterbauelements vom Versiegelungsmaterial bedeckt sein.Furthermore, the semiconductor component can additionally be connected to the carrier via an electrical contact element. For this purpose, the semiconductor component can have an electrical contact layer on a surface which is different from the mounting surface, to which the electrical contact element is connected. The electrical contact element can be, for example, a bonding wire or a metal layer. The electrical contact element can furthermore be covered by the sealing material with particular advantage together with the electrical contact layer of the semiconductor component.

Weiterhin kann das Versiegelungsmaterial zumindest einen Teil einer Oberfläche des Trägers bedecken. Insbesondere kann sich dabei das Versiegelungsmaterial zusammenhängend von der Oberfläche des Trägers auf den zumindest einen Oberflächenbereich des Halbleiterbauelements erstrecken, so dass das Versiegelungsmaterial auch den Montagebereich zwischen dem Halbleiterbauelement und dem Träger bedecken kann.Furthermore, the sealing material may cover at least a portion of a surface of the carrier. In particular, the sealing material may extend contiguously from the surface of the carrier to the at least one surface region of the semiconductor component, so that the sealing material can also cover the mounting region between the semiconductor component and the carrier.

Weiterhin kann der Träger einen elektrischen Anschlussbereich aufweisen, mit dem das optoelektronische Bauelement beispielsweise an eine Steuerschaltung oder eine Stromversorgung angeschlossen werden kann. Das Versiegelungsmaterial kann dabei alle freiliegenden Oberflächen des Halbleiterbauelements und des Trägers bis auf den Anschlussbereich des Trägers bedecken, so dass der Träger zusammen mit dem Halbleiterbauelement auf allen Oberflächen bis auf den Anschlussbereich des Trägers hermetisch dicht mit dem Versiegelungsmaterial bedeckt ist.Furthermore, the carrier can have an electrical connection region with which the optoelectronic component can be connected, for example, to a control circuit or a power supply. In this case, the sealing material can cover all exposed surfaces of the semiconductor component and of the carrier up to the connection region of the carrier, so that the carrier together with the semiconductor component is hermetically sealed with the sealing material on all surfaces except the connection region of the carrier.

Weiterhin können das Halbleiterbauelement und das Versiegelungsmaterial zumindest teilweise mit einem Gehäusematerial umhüllt sein. Das Gehäusematerial kann beispielsweise ein Kunststoff und insbesondere ein transparenter Kunststoff sein. Da das Versiegelungsmaterial den zumindest einen Oberflächenbereich des Halbleiterbauelements hermetisch dicht bedeckt, ist es mit Vorteil möglich, dass das Gehäusematerial selbst nicht hermetisch dicht ist und allein nach anderen Gesichtspunkten wie etwa optischen Eigenschaften und/oder mechanischen Eigenschaften ausgewählt werden kann. Insbesondere kann zusätzlich auch der Träger mit dem Gehäusematerial zumindest teilweise umformt sein.Furthermore, the semiconductor device and the sealing material may be at least partially enveloped by a housing material. The housing material may be, for example, a plastic and in particular a transparent plastic. Since the sealing material hermetically covers the at least one surface area of the semiconductor device, it is advantageously possible that the housing material itself is not hermetically sealed and can be selected solely on the basis of other aspects such as optical properties and / or mechanical properties. In particular, in addition, the carrier may be at least partially formed with the housing material.

Weiterhin kann das optoelektronische Bauelement eine Mehrzahl von anorganischen optoelektronisch aktiven Halbleiterbauelementen und zusätzlich oder alternativ eines oder eine Mehrzahl von weiteren elektronischen Komponenten aufweisen. Das Versiegelungsmaterial kann dabei auf jeweils zumindest einem Oberflächenbereich eines jeden der Mehrzahl von Halbleiterbauelementen und/oder der elektronischen Komponenten aufgebracht sein und dabei die Mehrzahl der Halbleiterbauelemente und/oder elektronischen Komponenten gemeinsam verkapseln. Insbesondere können die Mehrzahl der Halbleiterbauelemente und/oder der weiteren elektronischen Komponenten auf dem Träger mit einer zusammenhängenden, geschlossen Schicht aus dem Versiegelungsmaterial bedeckt und somit verkapselt sein. Alternativ dazu kann die zusammenhängende Schicht aus dem Versiegelungsmaterial Öffnungen über elektrischen Kontaktschichten der Halbleiterbauelemente oder elektrischen Anschlussbereichen auf dem Träger aufweisen, um eine elektrische Kontaktierung nach dem Aufbringen des Versiegelungsmaterials zu ermöglichen.Furthermore, the optoelectronic component may comprise a plurality of inorganic optoelectronically active semiconductor components and additionally or alternatively one or a plurality of further electronic components. In this case, the sealing material may be applied to at least one surface region of each of the plurality of semiconductor components and / or of the electronic components and in the process encapsulate the plurality of semiconductor components and / or electronic components together. In particular, the plurality of semiconductor components and / or the further electronic components on the carrier can be covered with a coherent, closed layer of the sealing material and thus encapsulated. Alternatively, the continuous layer of sealing material may have openings over electrical contact layers of the semiconductor devices or electrical connection areas on the support to allow electrical contact after application of the sealing material.

Das Halbleiterbauelement kann weiterhin im zumindest einen Oberflächenbereich zumindest eine Mikroöffnung aufweisen. Eine solche Mikroöffnung kann beispielsweise durch ein so genanntes Pin-Hole, einen Mikrokanal, eine Pore oder eine Versetzung, etwa eine Schraubenversetzung, im Kristallgefüge angrenzend an den Oberflächenbereich gebildet sein. Solche Mikroöffnungen beziehungsweise schmale Löcher können aufgrund verschiedener Ursachen bei der Herstellung des Halbleiterbauelements entstehen und sind daher technisch oft nicht vermeidbar, etwa durch nicht perfekte Gitteranpassungen zwischen epitaktisch aufgebrachten Schichten und einem Aufwachssubstrat oder zwischen verschiedenen epitaktisch aufgebrachten Schichten. Auch Substrate können herstellungsbedingt Mikroöffnungen aufweisen und beispielsweise von Mikrokanälen durchzogen sein. Derartige Mikroöffnungen im Halbleiterbauelement stellen bei herkömmlichen Bauelementen ein erhöhtes Ausfallrisiko dar, da durch die Mikrokanäle schädliche Gase oder auch Dotierstoffe oder Metalle in das Halbleiterbauelement hinein oder innerhalb dieses beispielsweise in den aktiven Bereich migrieren können und zu Sperrstromanstiegen oder Alterungsausfällen führen können. Das Versiegelungsmaterial auf dem zumindest einen Oberflächenbereich mit den Mikroöffnungen kann diese versiegeln und somit eine Atom- oder Molekülmigration innerhalb der Mikroöffnungen verhindern. Dies kann mit Vorteil dadurch möglich sein, dass durch die Atomlagenabscheidung eine homogene Abscheidung des Versiegelungsmaterials auch auf steilen Flanken und Vertiefungen möglich ist, insbesondere auch bei Kanälen oder Poren, die ein Verhältnis von Öffnungsgröße zu Tiefe von bis zu 1:100 aufweisen und bei denen auch im tiefsten Punkt des Kanals oder der Pore eine Schicht mit einer vergleichbaren Dicke wie an der Oberfläche im Bereich der Öffnung abgeschieden werden kann. Insbesondere kann, wie vorab beschrieben, der Oberflächenbereich mit der zumindest einen Mikroöffnung Teil einer Oberfläche eines Substrats oder einer epitaktisch gewachsenen Schicht sein.The semiconductor component can furthermore have at least one micro-aperture in the at least one surface region. Such a micro-opening may be formed, for example, by a so-called pin-hole, a microchannel, a pore or an offset, such as a screw dislocation, in the crystal structure adjacent to the surface region. Such micro-openings or narrow holes may arise due to various causes in the production of the semiconductor device and are therefore often technically unavoidable, such as by non-perfect lattice matching between epitaxially deposited layers and a growth substrate or between different epitaxially applied layers. Substrates can also have micro-openings as a result of their production and, for example, be traversed by microchannels. Such micro-openings in the semiconductor device represent an increased risk of failure in conventional components, since harmful gases or dopants or metals can migrate into the semiconductor component or within this, for example, in the active area and lead to Sperrstromanstiegen or aging failures through the microchannels can. The sealing material on the at least one surface area with the micro-openings may seal them and thus prevent atomic or molecular migration within the micro-openings. This can be advantageously possible by the atomic layer deposition, a homogeneous deposition of the sealing material on steep flanks and depressions is possible, especially in channels or pores, which have a ratio of opening size to depth of up to 1: 100 and in which Even at the lowest point of the channel or pore, a layer with a thickness comparable to that at the surface in the region of the opening can be deposited. In particular, as described above, the surface area with the at least one micro-opening may be part of a surface of a substrate or an epitaxially grown layer.

Weiterhin kann die Halbleiterschichtenfolge eine Passivierungsschicht und/oder eine Aufwachsschutzschicht aufweisen. Der Oberflächenbereich mit der zumindest einen Mikroöffnung kann dabei Teil einer Oberfläche der Passivierungsschicht und/oder der Aufwachsschutzschicht sein, der durch das Versiegelungsmaterial hermetisch dicht versiegelt wird.Furthermore, the semiconductor layer sequence can have a passivation layer and / or a growth protection layer. The surface area with the at least one microaperture can be part of a surface of the passivation layer and / or of the growth protection layer, which is hermetically sealed by the sealing material.

Passivierungsschichten weisen häufig eine hohe Porosität und oft auch Mikrokanäle auf, was beispielsweise am verwendeten Beschichtungsverfahren zur Aufbringung der Passivierungsschicht selbst liegen kann, beispielsweise wenn die mittlere freie Weglänge der zu beschichtenden Teilchen beim Beschichtungsprozess zu gering ist, um eine perfekte Packungsdichte zu erzeugen. Zudem können auch Restgase wie etwa Sauerstoff in der Beschichtungskammer zur Abscheidung poröser Strukturen in der Passivierungsschicht führen. Löcher beziehungsweise Mikroöffnungen in einer Passivierungsschicht auf Seitenflächen und/oder auf einer Lichtauskoppelfläche beziehungsweise einer Laserfacette des Halbleiterbauelements können durch die Gefahr der Migration von Metall ein hohes Ausfallrisiko bergen, da die damit verbundene Feldüberhöhung zu einer Zerstörung des Halbleiterbauelements im Betrieb führen kann. Zudem könne durch derartige Kavitäten, die durch die Mikroöffnungen gebildet werden, Feuchtigkeit, Sauerstoff und andere schädigende Gase an die Oberfläche des Halbleiterbauelements gelangen und beispielsweise zu einer Degradation der Bauelementspannung oder der optischen Leistung führen. Durch das Versiegelungsmaterial auf der Passivierungsschicht können solche Risiken vermieden werden.Passivation layers often have a high porosity and often also microchannels, which may for example be the coating method used to apply the passivation layer itself, for example if the mean free path of the particles to be coated in the coating process is too low to produce a perfect packing density. In addition, residual gases such as oxygen in the coating chamber can lead to the deposition of porous structures in the passivation layer. Holes or microapertures in a passivation layer on side surfaces and / or on a light output surface or a laser facet of the semiconductor component may pose a high risk of failure due to the risk of migration of metal, since the associated field increase can lead to destruction of the semiconductor component during operation. In addition, such cavities formed by the micro-orifices allow moisture, oxygen and other damaging gases to reach the surface of the semiconductor device and, for example, lead to degradation of the device voltage or the optical power. The sealing material on the passivation layer can avoid such risks.

Eine Aufwachsschutzschicht kann beispielsweise zur Strukturierung der Halbleiterschichtenfolge des Halbleiterbauelements durch epitaktisches Überwachsen geeignet sein, wodurch mit Vorteil Strukturen in selbstjustierender Form hergestellt werden können. So kann beispielsweise die Herstellung von schmalen Laserstegen mit optimaler Tiefe dadurch erreicht werden, dass das epitaktische Wachstum nur bis zu einer definierten Schicht durchgeführt wird und nach dem Aufbringen einer strukturieren Aufwachsschutzschicht mit einer für den Steg geeigneten Öffnung innerhalb der Öffnung weiter aufgewachsen wird. Weist die Aufwachsschutzschicht Mikroöffnungen auf, so kann es in diesen zu einem unkontrollierten Kristallwachstum kommen, bei dem so genannte parasitäre Kristalle auf, die eine schlechte Überformbarkeit, Leckströme und einen Bauelementausfall zur Folge haben können. Durch das Versiegelungsmaterial auf der Aufwachsschutzschicht kann ein solches Risiko vermieden werden.A growth protection layer may, for example, be suitable for structuring the semiconductor layer sequence of the semiconductor component by epitaxial overgrowth, as a result of which it is possible with advantage to produce structures in a self-aligning form. Thus, for example, the production of narrow laser bars with optimum depth can be achieved in that the epitaxial growth is carried out only to a defined layer and is further grown after the application of a structured growth protective layer with a suitable opening for the web within the opening. If the growth protection layer has microapertures, it can lead to uncontrolled crystal growth in the so-called parasitic crystals, which can result in poor formability, leakage currents and component failure. The sealing material on the protective protective layer avoids such a risk.

Der Oberflächenbereich kann weiterhin zumindest teilweise abgeschattet sein. Das kann bedeuten, dass der Oberflächenbereich geometrisch derart ausgeformt ist, dass er zumindest teilweise für im Stand der Technik üblicherweise verwendete gerichtete Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht direkt zugänglich ist. Daher werden bei solchen Verfahren geometrisch abgeschattete Bereiche entweder gar nicht oder wesentlich dünner beschichtet. Insbesondere kann der Oberflächenbereich beispielsweise Teil einer Struktur auf einer Oberfläche des Halbleiterbauelements sein, die eine Taillierung oder Einbuchtungen entlang der Erstreckungsebene der Oberfläche aufweist, etwa eine Pilzstruktur oder eine auf der Spitze stehende Keilstruktur. Weiterhin kann ein abgeschatteter Bereich auch durch Kavitäten oder Spalten gebildet sein. Durch den oben beschriebenen Verfahrensverlauf bei der Atomlagenabscheidung kann das Versiegelungsmaterial homogen und mit gleichmäßiger Dicke auf auch solchen abgeschatteten Oberflächenbereichen aufgebracht werden, da mit diesem Verfahren unabhängig von der Geometrie des Oberflächenbereichs der zu beschichtenden Strukturen beziehungsweise des zu beschichtenden Halbleiterbauelements eine gleichmäßige Aufbringung des Versiegelungsmaterials möglich ist, insbesondere auch in schmalen Spalten und Kavitäten. Diese Vorteile können sich beim Aufbringen des Versiegelungsmaterials im Chipprozess, im Waferverbund von fertig prozessierten Halbleiterbauelementen, bei vereinzelten Halbleiterbauelementen und bei montierten Halbleiterbauelementen ergeben.The surface area may continue to be at least partially shaded. This may mean that the surface area is geometrically shaped such that it is at least partially not directly accessible to directional deposition methods commonly used in the art, such as vapor deposition or sputtering. Therefore, in such methods geometrically shadowed areas either not coated or much thinner. In particular, the surface region may, for example, be part of a structure on a surface of the semiconductor device that has a waist or indentations along the plane of extension of the surface, such as a mushroom structure or a tip-on wedge structure. Furthermore, a shaded area may also be formed by cavities or gaps. By the process described above in the atomic layer deposition, the sealing material can be applied homogeneously and with uniform thickness on such shaded surface areas, as with this method, regardless of the geometry of the surface region of the structures to be coated or the semiconductor device to be coated uniform application of the sealing material is possible , especially in narrow gaps and cavities. These advantages may arise in the application of the sealing material in the chip process, in the wafer assembly of fully processed semiconductor devices, in isolated semiconductor devices and mounted semiconductor devices.

Zur Herstellung der anorganischen optoelektronisch aktiven Halbleiterbauelemente kann ein Halbleiterwafer bereitgestellt werden, auf dem eine Halbleiterschichtenfolge mit dem aktiven Bereich epitaktisch abgeschieden wird. Die Halbleiterschichtenfolge kann weiterhin auch mit elektrischen Kontaktschichten versehen werden. Weiterhin kann die Halbleiterschichtenfolge durch Ätzen in einzelne Bereiche strukturiert werden, die nach dem Vereinzeln und Herauslösen aus dem so gebildeten Halbleiterschichtverbund die Halbleiterbauelemente bilden. Ein derartiger Halbleiterschichtverbund von noch nicht vereinzelten Halbleiterbauelementen wird auch als Waferverbund bezeichnet.For the production of the inorganic optoelectronic active semiconductor components, a semiconductor wafer can be provided, on which a semiconductor layer sequence is epitaxially deposited with the active region. The semiconductor layer sequence can furthermore also be provided with electrical contact layers. Furthermore, the semiconductor layer sequence can be patterned by etching into individual regions, which after being singulated and dissolved out of the thus formed Semiconductor layer composite forming the semiconductor devices. Such a semiconductor layer composite of not yet isolated semiconductor components is also referred to as a wafer composite.

Bei einem Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird der Halbleiterschichtverbund zunächst in einzelne Halbleiterbauelemente vereinzelt, auf denen dann das Versiegelungsmaterial mittels Atomlagenabscheidung aufgebracht wird.In a method for producing an optoelectronic component having a semiconductor component according to the previous embodiments and having one or more of the aforementioned features, the semiconductor layer composite is first separated into individual semiconductor components, on which the sealing material is then applied by means of atomic layer deposition.

Bei einem weiteren Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das Versiegelungsmaterial mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund aufgebracht, der danach in eine Mehrzahl von Halbleiterbauelementen vereinzelt wird. Dadurch weist jedes der Halbleiterbauelemente direkt nach dem Vereinzeln bereits auf einem Oberflächenbereich das Versiegelungsmaterial auf.In a further method for producing an optoelectronic component having a semiconductor component according to the previous embodiments and having one or more of the aforementioned features, the sealing material is applied by means of atomic layer deposition to a semiconductor layer composite, which is then singulated into a plurality of semiconductor components. As a result, each of the semiconductor components already has the sealing material on a surface area immediately after separation.

Bei dem Halbleiterschichtverbund kann es sich beispielsweise um einen vorab beschriebenen Waferverbund handeln. Nach dem Aufwachsen der Halbleiterschichtenfolge und/oder nach einem Ätzschritt können Oberflächenbereiche im Waferverbund freiliegen, die durch das Aufbringen des Versiegelungsmaterials geschützt und versiegelt werden können. Vor dem Vereinzeln des Waferverbunds können so bereits empfindliche Oberflächen und Oberflächenbereiche von optoelektronisch aktiven Halbleiterbauelementen wie beispielsweise LEDs, Laserdioden oder Fotodioden durch das Aufbringen des Versiegelungsmaterials geschützt werden. Nach dem Aufbringen des Versiegelungsmaterials können so bereits an den kritischen Oberflächen versiegelte Halbleiterbauelemente durch das Vereinzeln, beispielsweise durch Sägen, durch Brechen oder durch Ätzen erhalten werden.The semiconductor layer composite may be, for example, a previously described wafer composite. After the growth of the semiconductor layer sequence and / or after an etching step, surface regions in the wafer composite can be exposed, which can be protected and sealed by the application of the sealing material. Before separating the wafer composite, it is thus possible to protect already sensitive surfaces and surface areas of optoelectronically active semiconductor components such as LEDs, laser diodes or photodiodes by applying the sealing material. After the application of the sealing material, semiconductor components which have already been sealed at the critical surfaces can thus be obtained by singulation, for example by sawing, by breaking or by etching.

Weiterhin kann der Waferverbund vor dem Vereinzeln auf einen Trägerverbund aufgebracht werden, der beispielsweise Wärmesenken für die späteren Halbleiterbauelemente oder andere, vorab genannte Träger umfasst. Danach kann im Waferverbund das Versiegelungsmaterial aufgebracht werden und die einzelnen Bereiche, die die späteren Halbleiterbauelemente bilden, können gezielt vermessen und getestet werden. Danach kann das Gesamtsystem vereinzelt werden, wobei dadurch bereits auf Trägern montierte Halbleiterbauelemente mit aufgebrachtem Versiegelungsmaterial erhalten werden können. Durch einen solchen so genannten Batch-Prozess im Rahmen der Herstellung eines optoelektronischen Bauelements ist es möglich, eine Vielzahl von optoelektronischen Bauelementen besonders kostengünstig herzustellen, da das Hantieren mit den einzelnen Halbleiterbauelementen auf ein Minimum reduziert werden kann.Furthermore, prior to singulation, the wafer composite can be applied to a carrier composite comprising, for example, heat sinks for the later semiconductor components or other carriers mentioned above. Thereafter, the sealing material can be applied in the wafer composite and the individual regions that form the later semiconductor components can be specifically measured and tested. Thereafter, the entire system can be singulated, thereby already semiconductor-mounted components with applied sealing material can be obtained. By means of such a so-called batch process in the context of the production of an optoelectronic component, it is possible to produce a large number of optoelectronic components particularly cost-effectively, since the handling of the individual semiconductor components can be reduced to a minimum.

Bei dem Halbleiterschichtverbund kann es sich auch beispielsweise um einen so genannten Barrenverbund von Laserdioden handeln. Dabei wird eine im Waferverbund hergestellte Halbleiterschichtenfolge geeignet in Barren gespalten, um an den Spaltflächen Laserfacetten zu erzeugen. Auf die Laserfacetten kann dann das Versiegelungsmaterial abgeschiedene werden. Bei bereits im Waferverbund trockengeätzten Laserfacetten kann es auch möglich sein, die Laserfacetten bereits wie oben beschrieben im Waferverbund mit dem Versiegelungsmaterial zu beschichten.The semiconductor layer composite can also be, for example, a so-called bar composite of laser diodes. In this case, a semiconductor layer sequence produced in the wafer composite is suitably split into ingots in order to produce laser facets at the cleavage surfaces. The sealing material can then be deposited on the laser facets. In the case of laser facets which have already been dry-etched in the wafer composite, it may also be possible to coat the laser facets with the sealing material already as described above in the wafer composite.

Bei einem weiteren Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das Halbleiterbauelement auf einem Träger montiert. Danach wird das Versiegelungsmaterial mittels Atomlagenabscheidung abgeschieden. Der Träger kann dabei eine Wärmesenke, ein Gehäusebauteil, einen Leiterrahmen oder eine Kombination daraus umfassen oder sein. Besonders vorteilhaft kann es sein, wenn das Halbleiterbauelement auf dem Träger auch elektrisch angeschlossen wird, beispielsweise mittels einer die Montagefläche bildenden elektrischen Kontaktschicht und/oder mittels eines elektrischen Kontaktelements, etwa einer Metallschicht oder einem Bonddraht, wie oben beschrieben ist. Dabei können mit Vorteil alle freiliegenden Oberflächen des Halbleiterbauelements zusammen mit zumindest einem Teil der Oberfläche des Trägers und gegebenenfalls dem elektrischen Kontaktelement mit dem Versiegelungsmaterial bedeckt werden, um eine effektive Verkapselung und Versiegelung zu erreichen, da dadurch in einem Versiegelungsschritt alle kritischen Grenz- und Oberflächen des Halbleiterbauelements, beispielsweise eine Facette, Seitenkanten und/oder freiliegende Chipoberflächen, gleichzeitig geschützt werden können. Besonders vorteilhaft ist dabei auch, dass keine entsprechenden Fenster für den elektrischen Anschluss des Halbleiterbauelements, etwa durch Bonden oder Löten, beispielsweise mittels einer Maskentechnik vorgesehen und/oder nach dem Aufbringen des Versiegelungsmaterials etwa durch Ätzen wieder freigelegt werden müssen da das elektrische Kontaktieren bereits erfolgt ist.In a further method for producing an optoelectronic component having a semiconductor component according to the previous embodiments and having one or more of the aforementioned features, the semiconductor component is mounted on a carrier. Thereafter, the sealing material is deposited by atomic layer deposition. The carrier may comprise or be a heat sink, a housing component, a lead frame or a combination thereof. It may be particularly advantageous if the semiconductor component is also electrically connected to the carrier, for example by means of an electrical contact layer forming the mounting surface and / or by means of an electrical contact element, such as a metal layer or a bonding wire, as described above. Advantageously, all exposed surfaces of the semiconductor device together with at least a portion of the surface of the carrier and optionally the electrical contact element may be covered with the sealing material to achieve effective encapsulation and sealing, thereby sealing off all critical interfaces and surfaces in a sealing step Semiconductor device, such as a facet, side edges and / or exposed chip surfaces, can be protected simultaneously. It is also particularly advantageous that no corresponding window for the electrical connection of the semiconductor device, such as by bonding or soldering, for example by means of a mask technique provided and / or exposed after application of the sealing material as by etching again as the electrical contact has already been made ,

Die hier beschriebenen anorganischen optoelektronisch aktiven Halbleiterbauelemente können durch das mittels Atomlagenabscheidung aufgebrachte Versiegelungsmaterial gegen Umwelteinflüsse resistent gemacht werden und so beispielsweise gegen mechanische Belastungen wie etwa Kratzer, Feuchtigkeit und/oder schädigende Gase wie etwa Sauerstoff geschützt werden. Dies ist mit den hier beschriebenen Verfahren mit Vorteil kostengünstig möglich. Dadurch können kostengünstige, innovative, ultrakompakte und alterungsstabile optoelektronische Bauelemente ermöglicht werden.The inorganic optoelectronically active semiconductor components described here can be made resistant to environmental influences by the sealing material applied by means of atomic layer deposition and thus, for example be protected against mechanical stresses such as scratches, moisture and / or harmful gases such as oxygen. This is advantageously possible cost-effectively with the methods described here. As a result, cost-effective, innovative, ultra-compact and aging-stable optoelectronic components can be made possible.

Insbesondere kann es bei den vorab beschriebenen Ausführungsformen des optoelektronischen Bauelements und des Verfahrens zur Herstellung des optoelektronischen Bauelements möglich sein, infolge des mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterials auf im Stand der Technik üblicherweise verwendete, mit Schutzgas befüllte Gehäuse zu verzichten und damit einerseits ein wesentliches Kosteneinsparungspotential und andererseits ein Verhindern von Bauelement zerstörenden Fehlerquellen wie etwa Restfeuchte im Gehäuse oder Undichtigkeiten zu erreichen. Weiterhin kann es möglich sein, dass neu innovative Bauformen ermöglicht werden, die aufgrund des Verzichts auf die Schutzgasverkappung ein hohes Maß an Flexibilität bezogen auf die jeweilige Anwendung gestatten. Insbesondere können optoelektronische Bauelemente mit äußerst kompakter, flacher Bauform ermöglicht werden, die beispielsweise geeignet sein können, in Mobiltelefonen als Projektionslaser oder zur Hinterleuchtung von Projektionseinheiten eingebaut zu werden.In particular, in the previously described embodiments of the optoelectronic component and of the method for producing the optoelectronic component, it may be possible to dispense with housing normally used in the prior art as a result of the sealing material applied by means of atomic layer deposition, and thus a significant cost-saving potential on the one hand and on the other hand Preventing component destructive sources of error such as residual moisture in the housing or to achieve leaks. Furthermore, it may be possible to make newly innovative designs possible which, due to the omission of the protective gas capping, allow a high degree of flexibility with respect to the respective application. In particular, optoelectronic components with an extremely compact, flat design can be made possible, which, for example, can be suitable for being installed in mobile telephones as projection lasers or for backlighting projection units.

Weitere Vorteile und vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 6E beschriebenen Ausführungsformen.Further advantages and advantageous embodiments and developments will become apparent from the following in connection with the 1A to 6E described embodiments.

Es zeigen:Show it:

1A bis 1D eine schematische Darstellung eines Verfahrens zur Herstellung eines optoelektronischen Bauelements gemäß einem Ausführungsbeispiel, 1A to 1D 1 is a schematic representation of a method for producing an optoelectronic component according to an exemplary embodiment,

2A bis 3 schematische Darstellungen von Verfahrensschritten von Verfahren zur Herstellung von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen, 2A to 3 schematic representations of method steps of methods for the production of optoelectronic components according to further embodiments,

4 bis 5B schematische Darstellungen von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen, 4 to 5B schematic representations of optoelectronic components according to further embodiments,

6 bis 8 schematische Darstellungen von Halbleiterbauelementen für optoelektronische Bauelemente gemäß weiteren Ausführungsbeispielen und 6 to 8th schematic representations of semiconductor devices for optoelectronic devices according to further embodiments and

9 bis 13 schematische Darstellungen von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen. 9 to 13 schematic representations of optoelectronic components according to further embodiments.

In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.In the exemplary embodiments and figures, identical or identically acting components may each be provided with the same reference numerals. The illustrated elements and their proportions with each other are basically not to be regarded as true to scale, but individual elements, such as layers, components, components and areas, for better representation and / or better understanding exaggerated be shown thick or large.

In den 1A bis 1D ist gemäß einem Ausführungsbeispiel ein Verfahren zur Herstellung eines optoelektronischen Bauelements 100 mit einem Halbleiterbauelement 10 gezeigt.In the 1A to 1D According to one embodiment, a method for producing an optoelectronic component 100 with a semiconductor device 10 shown.

In einem ersten Verfahrensschritt gemäß 1A wird ein so genannter Halbleiterschichtverbund 90 in Form eines so genannten Waferverbunds bereitgestellt. Der Halbleiterschichtverbund 90 weist einen Halbleiterwafer 91 auf, auf dem eine Halbleiterschichtenfolge 2 mit einem aktiven Bereich 3 abgeschieden ist. Auf der Halbleiterschichtenfolge 2 ist eine elektrische Kontaktschicht 4 aus einem Metall, einer Metallschichtenfolgen und/oder einer Metalllegierung aufgebracht. Die elektrische Kontaktschicht 4 ist im gezeigten Ausführungsbeispiel rein beispielhaft gezeigt und kann beispielsweise auch strukturiert sein. Weiterhin können eine oder mehrere weitere elektrische Kontaktschichten aufgebracht sein, so dass eine beidseitige Kontaktierung der Halbleiterschichtenfolge 2 und insbesondere des aktiven Bereichs 3 möglich ist. Derartige Kontaktierungsmöglichkeiten sind dem Fachmann bekannt und werden hier nicht weiter ausgeführt.In a first method step according to 1A becomes a so-called semiconductor layer composite 90 provided in the form of a so-called wafer composite. The semiconductor layer composite 90 has a semiconductor wafer 91 on, on which a semiconductor layer sequence 2 with an active area 3 is deposited. On the semiconductor layer sequence 2 is an electrical contact layer 4 made of a metal, a metal layer sequences and / or a metal alloy. The electrical contact layer 4 is shown purely by way of example in the embodiment shown and may for example also be structured. Furthermore, one or more further electrical contact layers may be applied, so that a double-sided contacting of the semiconductor layer sequence 2 and in particular the active area 3 is possible. Such contacting possibilities are known to the person skilled in the art and will not be described further here.

Im gezeigten Ausführungsbeispiel umfasst der Halbleiterschichtverbund 90 rein exemplarisch eine Halbleiterschichtenfolge 2 zur Herstellung von als lichtemittierende Dioden (LEDs) ausgeführten Halbleiterbauelementen 10 und weist daher einen aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Alternativ dazu kann der Halbleiterschichtverbund 90 beispielsweise auch eine Halbleiterschichtenfolge 2 zur Herstellung von kantenemittierenden Laserdioden, vertikalemittierenden Laserdioden (VCSELs), Laserdiodenarrays, Fotodioden oder Solarzellen aufweisen.In the exemplary embodiment shown, the semiconductor layer composite comprises 90 purely by way of example a semiconductor layer sequence 2 for the production of semiconductor devices designed as light emitting diodes (LEDs) 10 and therefore has an active area 3 on, which is suitable to emit light during operation. Alternatively, the semiconductor layer composite 90 for example, a semiconductor layer sequence 2 for the production of edge-emitting laser diodes, vertical-emitting laser diodes (VCSELs), laser diode arrays, photodiodes or solar cells.

Die Halbleiterschichtenfolge 10 weist im gezeigten Ausführungsbeispiel ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial auf. Ein III-V-Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff III-V-Verbindungshalbleitermaterial die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Entsprechend weist ein II-VI-Verbindungshalbleitermaterial wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise O, S, Se, auf. Insbesondere umfasst ein II-VI-Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II-VI-Verbindungsalbleitermaterialien: ZnO, ZnNgO, CdS, ZnCdS, MgBeO.The semiconductor layer sequence 10 In the exemplary embodiment shown, a III-V compound semiconductor material or an II-VI compound semiconductor material. A III-V compound semiconductor material has at least one element of the third main group such as B, Al, Ga, In, and a fifth main group element such as N, P, As. In particular, the term III-V compound semiconductor material comprises the group of binary, ternary or quaternary compounds which comprise at least one element from the third main group and at least one element from the fifth main group, for example, nitride and phosphide compound semiconductors. Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents. Accordingly, an II-VI compound semiconductor material has at least one element of the second main group such as Be, Mg, Ca, Sr, and a member of the sixth main group such as O, S, Se. In particular, an II-VI compound semiconductor material comprises a binary, ternary or quaternary compound comprising at least one element from the second main group and at least one element from the sixth main group. Such a binary, ternary or quaternary compound may additionally have, for example, one or more dopants and additional constituents. For example, the II-VI compound semiconductor materials include: ZnO, ZnNgO, CdS, ZnCdS, MgBeO.

Der Halbleiterwafer 91 weist beispielsweise Saphir oder ein Halbleitermaterial, beispielsweise ein oben genanntes Verbindungshalbleitermaterial auf. Insbesondere kann der Halbleiterwafer 91 in diesem Fall GaAs, GaP, GaN oder InP aufweisen oder daraus sein oder alternativ auch SiC, Si oder Ge.The semiconductor wafer 91 has, for example, sapphire or a semiconductor material, for example a compound semiconductor material mentioned above. In particular, the semiconductor wafer 91 in this case GaAs, GaP, GaN or InP or alternatively be SiC, Si or Ge.

Alternativ zum gezeigten Ausführungsbeispiel kann der Halbleiterwafer 91 anstelle eines Aufwachssubstrats für die Halbleiterschichtenfolge 2 auch ein Trägersubstrat sein, auf das die auf einem vorher bereitgestellten Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge 2 übertragen wurde. Derartige Verfahrensschritte sind beispielsweise im Rahmen der Herstellung so genannter Dünnfilm-Halbleiterbauelemente bekannt und werden hier nicht weiter ausgeführt.As an alternative to the exemplary embodiment shown, the semiconductor wafer 91 instead of a growth substrate for the semiconductor layer sequence 2 also be a carrier substrate onto which the semiconductor layer sequence grown on a previously provided growth substrate 2 was transferred. Such method steps are known for example in the context of the production of so-called thin-film semiconductor devices and are not further elaborated here.

Die Halbleiterschichtenfolge 2 kann als aktiven Bereich 3 beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweisen. Die Halbleiterschichtenfolge 2 kann neben dem aktiven Bereich 3 weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen den aktiven Bereich 3 oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.The semiconductor layer sequence 2 can be considered active area 3 For example, have a conventional pn junction, a double heterostructure, a single quantum well structure (SQW structure) or a multiple quantum well structure (MQW structure). The semiconductor layer sequence 2 can be next to the active area 3 further functional layers and functional regions include, for example p- or n-doped charge carrier transport layers, undoped or p- or n-doped confinement, cladding or waveguide layers, barrier layers, planarization layers, buffer layers, protective layers and / or electrodes and combinations thereof. Such structures the active area 3 or the other functional layers and areas are known to the person skilled in the art in particular with regard to structure, function and structure and are therefore not explained in detail at this point.

Weiterhin weist der Halbleiterschichtverbund 90 Gräben 92 auf, die die Halbleiterschichtenfolge 2 in einzelne Bereiche unterteilen, die nach dem Vereinzeln entlang der angedeuteten Trennlinien die Halbleiterbauelemente 10 bilden.Furthermore, the semiconductor layer composite 90 trenches 92 on which the semiconductor layer sequence 2 subdivided into individual areas, which after separating along the indicated dividing lines, the semiconductor devices 10 form.

Auf der elektrischen Kontaktschicht 4 ist eine strukturiert ausgeführte Maske 5 aufgebracht, die der Strukturierung eines nachfolgen aufgebrachten Versiegelungsmaterials 6 dient. Die Maske 5 weist beispielsweise ein Metall, ein Dielektrikum, eine Fotolack oder eine Kombination daraus auf.On the electrical contact layer 4 is a structured mask 5 applied, the structuring of a subsequently applied sealing material 6 serves. The mask 5 has, for example, a metal, a dielectric, a photoresist or a combination thereof.

Die Halbleiterschichtenfolge 2 weist Oberflächenbereiche 7 auf, die die Oberseite der Halbleiterschichtenfolge 2 beziehungsweise der elektrischen Kontaktschicht 4 und insbesondere auch durch die Gräben 92 freigelegte Seitenflächen der Halbleiterschichtenfolge 2 umfassen. Insbesondere letztere müssen vor schädlichen Einflüssen wie etwa schädigenden Gasen geschützt werden, da die einzelnen Schichten der Halbleiterschichtenfolge 2 und insbesondere der aktive Bereich 3 freigelegt sind. In einem nachfolgenden Verfahrensschritt gemäß 1B wird daher auf die Oberflächenbereiche 7 mittels der im allgemeinen Teil beschriebenen Atomlagenabscheidung ein Versiegelungsmaterial 6 aufgebracht. Dieses umfasst im gezeigten Ausführungsbeispiel ein elektrisch isolierendes, optisch transparentes Oxid oder Nitrid wie etwa Titanoxid, Siliziumoxid oder Siliziumnitrid oder auch ein weiteres im allgemeinen Teil genanntes Material. Das Versiegelungsmaterial 6 wird mit einer Dicke von kleiner oder gleich 500 nm und bevorzugt mit einer Dicke zwischen 10 nm und 100 nm aufgebracht. Durch das Aufbringen mittels Atomlagenabscheidung bedeckt das Versiegelungsmaterial 6 die Oberflächenbereiche 7 hermetisch dicht, so dass insbesondere die durch die Gräben 92 freigelegten Seitenflächen der Halbleiterschichtenfolge 2 kratzfest und hermetisch dicht versiegelt und verkapselt sind. Weiterhin können durch das Versiegelungsmaterial 6 in den späteren Halbleiterbauelementen 10 Leckströme über die Seitenflächen und Chipkanten vermieden werden, die ansonsten Stabilitätsrisiken für den Betrieb darstellen würden. Für ein Halbleiterbauelement 10, das als Licht empfangendes Halbleiterbauelement 10 ausgeführt ist, kann es durch Leckströme auch zu Dunkelstromausfällen kommen.The semiconductor layer sequence 2 has surface areas 7 on top of the semiconductor layer sequence 2 or the electrical contact layer 4 and especially through the trenches 92 exposed side surfaces of the semiconductor layer sequence 2 include. In particular, the latter must be protected from harmful influences such as harmful gases, since the individual layers of the semiconductor layer sequence 2 and especially the active area 3 are exposed. In a subsequent process step according to 1B is therefore on the surface areas 7 a sealing material by means of the atomic layer deposition described in the general part 6 applied. In the exemplary embodiment shown, this comprises an electrically insulating, optically transparent oxide or nitride, such as titanium oxide, silicon oxide or silicon nitride, or else another material mentioned in the general part. The sealing material 6 is applied with a thickness of less than or equal to 500 nm and preferably with a thickness between 10 nm and 100 nm. By deposition by atomic layer deposition, the sealing material covers 6 the surface areas 7 hermetically sealed, so in particular those through the trenches 92 exposed side surfaces of the semiconductor layer sequence 2 Scratch-resistant and hermetically sealed tight and encapsulated. Furthermore, by the sealing material 6 in the later semiconductor devices 10 Leakage currents across the side surfaces and chip edges, which would otherwise pose stability risks to operation, are avoided. For a semiconductor device 10 , the semiconductor light-receiving device 10 is executed, it can also come through leakage currents to dark power failures.

Nach dem Aufbringen des Versiegelungsmaterials 6 wird der Halbleiterschichtverbund 90 in den Gräben 92 entlang der Trennlinien 93 mittels Sägen, Brechen, Ritzen und/oder Ätzen in Halbleiterbauelemente 10 vereinzelt, von denen eines in 1C gezeigt ist.After application of the sealing material 6 becomes the semiconductor layer composite 90 in the trenches 92 along the dividing lines 93 by sawing, breaking, scribing and / or etching in semiconductor devices 10 isolated, one of which is in 1C is shown.

Durch eine Abhebetechnik wird die Maske 5 auf dem Halbleiterbauelement 10 entfernt (1D), wodurch in der Schicht aus dem Versiegelungsmaterial 6 eine Kontaktöffnung 8 gebildet wird, durch die die elektrische Kontaktschicht 4 zum elektrischen Anschluss des Halbleiterbauelements 10 kontaktiert werden kann. Alternativ zum gezeigten Ausführungsbeispiel kann die Maske 5 auch bereits vor dem Vereinzeln entfernt werden.A lift-off technique turns the mask 5 on the semiconductor device 10 away ( 1D ), resulting in the layer of the sealing material 6 a contact opening 8th is formed, through which the electrical contact layer 4 for electrical connection of the semiconductor device 10 can be contacted. As an alternative to the exemplary embodiment shown, the mask 5 also be removed before separating.

Das mittels des gezeigten Verfahrens hergestellte optoelektronische Bauelement 100 gemäß 1D weist somit ein Halbleiterbauelement 10 mit einem aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Auf zumindest einem Oberflächenbereich 7 ist ein Versiegelungsmaterial 6 aufgebracht, das den Oberflächenbereich 7 hermetisch bedeckt. Insbesondere werden bei dem gezeigten Ausführungsbeispiel die Flanken des Halbleiterbauelements 10 vom Versiegelungsmaterial 6 versiegelt, so dass beispielsweise eine Degradation beziehungsweise Beeinträchtigung des aktiven Bereichs 3 durch Umwelteinflüsse wie etwa Feuchtigkeit und/oder Sauerstoff und/oder durch Leckströme vermieden werden kann.The optoelectronic component produced by means of the method shown 100 according to 1D thus has a semiconductor device 10 with an active area 3 on, which is suitable to emit light during operation. On at least one surface area 7 is a sealing material 6 Applied to the surface area 7 hermetically covered. In particular, in the embodiment shown, the flanks of the semiconductor device 10 from the sealing material 6 sealed, so that, for example, a degradation or impairment of the active area 3 by environmental influences such as moisture and / or oxygen and / or leakage currents can be avoided.

Alternativ zum gezeigten Ausführungsbeispiel kann der Halbleiterschichtverbund 90 anstelle eines Waferverbunds auch einen Barrenverbund von Laserdioden bilden, bei dem beispielsweise die durch Spalten freigelegten Facetten Oberflächenbereiche 7 bilden, auf denen das Versiegelungsmaterial 6 aufgebracht wird.As an alternative to the exemplary embodiment shown, the semiconductor layer composite 90 Instead of a wafer composite also form a bar composite of laser diodes, in which, for example, the facets exposed by columns surface areas 7 form on which the sealing material 6 is applied.

In den weiteren Figuren werden weitere Ausführungsbeispiele für Verfahrensschritte von Herstellungsverfahren und für optoelektronische Bauelemente gezeigt, die Variationen und Modifikationen des vorab gezeigten Ausführungsbeispiels darstellen und die, sofern nichts anderes beschrieben ist, Merkmale des vorab gezeigten Ausführungsbeispiels aufweisen können.The further figures show further exemplary embodiments of method steps of production methods and of optoelectronic components which represent variations and modifications of the exemplary embodiment shown above and, unless otherwise described, may have features of the exemplary embodiment shown above.

In den 2A bis 2C ist ein Ausführungsbeispiel von Verfahrensschritten für ein Verfahren zur Herstellung eines optoelektronischen Bauelements 200 gezeigt, bei dem nach dem in 1A gezeigten Verfahrensschritt die Vereinzelung des Halbleiterschichtverbunds 90 in Halbleiterbauelemente 10 durchgeführt wird. Alternativ zum gezeigten Verfahren kann beispielsweise die Maske 5 auch erst auf dem vereinzelten Halbleiterbauelement 10 aufgebracht werden.In the 2A to 2C is an embodiment of method steps for a method for producing an optoelectronic component 200 shown, after which in 1A shown method step, the separation of the semiconductor layer composite 90 in semiconductor devices 10 is carried out. As an alternative to the method shown, for example, the mask 5 also only on the isolated semiconductor component 10 be applied.

In einem weiteren Verfahrensschritt wird gemäß 2B ein Versiegelungsmaterial 6 mittels Atomlagenabscheidung auf allen Oberflächenbereichen 7 des Halbleiterbauelements 10 abgeschieden. Mittels der vorab beschriebenen Abhebetechnik wird die Maske entfernt und die elektrische Kontaktschicht in der Kontaktöffnung 8 freigelegt (2C).In a further method step is according to 2 B a sealing material 6 by atomic layer deposition on all surface areas 7 of the semiconductor device 10 deposited. By means of the lift-off technique described above, the mask is removed and the electrical contact layer in the contact opening 8th uncovered ( 2C ).

Das so hergestellte optoelektronische Bauelement 200 weist ein Halbleiterbauelement 10 auf, bei dem die mit dem Versiegelungsmaterial 6 bedeckten Oberflächenbereiche 7 alle freiliegenden Oberflächen des Halbleiterbauelements 10 bis auf einen Teilbereich der elektrischen Kontaktschicht 4 umfassen. Das Halbleiterbauelement 10 ist somit allseitig hermetisch dicht bedeckt und gegen Verkratzung und schädliche Umwelteinflüsse geschützt sowie über die in der Kontaktöffnung 8 freigelegte elektrische Kontaktschicht elektrisch kontaktierbar. Wie bereits weiter oben angemerkt kann das Versiegelungsmaterial 6 weitere Kontaktöffnungen zur Freilegung weiterer elektrischer Kontaktschichten aufweisen, was aber der Übersichtlichkeit halber nicht gezeigt ist.The optoelectronic component produced in this way 200 has a semiconductor device 10 on which the with the sealing material 6 covered surface areas 7 all exposed surfaces of the semiconductor device 10 except for a portion of the electrical contact layer 4 include. The semiconductor device 10 is thus covered on all sides hermetically sealed and protected against scratching and harmful environmental influences as well as the in the contact opening 8th exposed electrical contact layer electrically contacted. As already noted above, the sealing material 6 have further contact openings for exposing further electrical contact layers, but this is not shown for clarity.

In 3 ist ein Verfahrensschritt für ein Herstellungsverfahren für optoelektronische Bauelemente gemäß einem weiteren Ausführungsbeispiel gezeigt. Dabei wird der Halbleiterschichtverbund 90 auf einen Trägerverbund 94 aufgebracht, der beispielsweise Wärmesenken für die Halbleiterbauelemente 10 umfasst. Der Halbleiterschichtverbund 90 und der Trägerverbund 94 werden beispielsweise mittels Löten, Kleben oder anodischem Bonden miteinander verbunden und aufeinander montiert.In 3 a method step for a manufacturing method for optoelectronic components according to a further embodiment is shown. In this case, the semiconductor layer composite 90 on a carrier composite 94 applied, for example, the heat sinks for the semiconductor devices 10 includes. The semiconductor layer composite 90 and the carrier network 94 are connected to each other, for example by means of soldering, gluing or anodic bonding and mounted on each other.

Alternativ zum gezeigten Ausführungsbeispiel können auch ein oder mehrere bereits vereinzelte Halbleiterbauelemente 10 auf einen Träger oder einem Trägerverbund montiert werden.As an alternative to the exemplary embodiment shown, one or more already isolated semiconductor components may also be used 10 be mounted on a support or a carrier composite.

Der Halbleiterschichtverbund 90 mit dem Trägerverbund 94 oder ein oder mehrere Halbleiterbauelemente 10 auf einem Träger oder Trägerverbund können dann wie in den vorherigen Ausführungsbeispielen weiter verarbeitet werden.The semiconductor layer composite 90 with the carrier composite 94 or one or more semiconductor devices 10 on a carrier or carrier network can then be further processed as in the previous embodiments.

In 4 ist ein Ausführungsbeispiel für ein optoelektronisches Bauelement 300 gezeigt, bei dem das Halbleiterbauelement 10 mittels einer Montagefläche 9 auf einem Träger 11, beispielsweise einer Wärmesenke, einem Leiterrahmen und/oder einer Leiterplatte, montiert ist. Der mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereich 7 umfasst bis auf die Kontaktöffnung 8 alle freiliegenden Oberflächen des Halbleiterbauelements 10 im Sinne der vorliegenden Beschreibung. Je nach den spezifischen Erfordernissen an das optoelektronische Bauelement, beispielsweise hinsichtlich einer optimierten Wärmeabfuhr und/oder einer Abschattung durch elektrische Kontaktschichten beziehungsweise Bondpads, kann die Herstellung eines solchen Bauelements hinsichtlich der Montage des Halbleiterbauelements 10 auf dem Träger 11 sowohl in einer so genannten p-side-up- oder p-side-down-Montage erfolgen.In 4 is an exemplary embodiment of an optoelectronic component 300 shown in which the semiconductor device 10 by means of a mounting surface 9 on a carrier 11 , For example, a heat sink, a lead frame and / or a printed circuit board is mounted. The one with the sealing material 6 covered surface area 7 includes up to the contact opening 8th all exposed surfaces of the semiconductor device 10 in the sense of the present description. Depending on the specific requirements of the optoelectronic component, for example with regard to optimized heat dissipation and / or shading by electrical contact layers or bond pads, the production of such a component with respect to the assembly of the semiconductor device 10 on the carrier 11 both in a so-called p-side-up or p-side-down assembly.

Alternativ zum gezeigten Ausführungsbeispiel in 4 kann das Versiegelungsmaterial 6 auch auf allen freiliegenden Oberflächenbereichen 7 einschließlich der elektrischen Kontaktschichten 4, also auf allen Oberflächen bis auf die Montagefläche, und/oder zumindest teilweise auf einer oder mehreren Oberflächen des Trägers 11 aufgebracht werden, wie etwa in Zusammenhang mit den 9 bis 13 gezeigt ist.Alternatively to the embodiment shown in FIG 4 can the sealing material 6 also on all exposed surface areas 7 including the electrical contact layers 4 that is, on all surfaces except the mounting surface, and / or at least partially on one or more surfaces of the carrier 11 be applied, such as in connection with the 9 to 13 is shown.

In den 5A und 5B sind weitere Ausführungsbeispiele für optoelektronische Bauelemente 400, 500 gezeigt, bei denen auf zumindest einem Oberflächenbereich 7 ein Versiegelungsmaterial 6 aufgebracht ist. In beiden Ausführungsbeispielen weisen die Halbleiterbauelemente 10 der optoelektronischen Bauelemente 400, 500 mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereiche 7 auf, die abgeschattet sind. Das bedeutet, dass die Oberflächenbereiche 7 mittels gerichteter Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht oder zumindest nicht gleichmäßig mit dem Versiegelungsmaterial 6 bedeckbar sind. Die abgeschatteten Bereiche der Oberflächenbereiche 7 werden gemäß den gezeigten Ausführungsbeispielen durch geometrische Ausformungen in Form einer umgekehrten Keilstruktur (5A) und in Form von pilzartigen Strukturen (5B) der Halbleiterbauelemente 10 und deren Halbleiterschichtenfolgen 2 gebildet. Die gezeigten geometrischen Ausformungen sind dabei rein beispielhaft. Mittels der Atomlagenabscheidung kann eine geometrieunabhängige Bedeckung der zu beschichtenden Oberflächenbereiche 7 in den gezeigten Ausführungsbeispielen erreicht werden, da dieses Verfahren nicht gerichtet ist.In the 5A and 5B are further embodiments of optoelectronic devices 400 . 500 shown in which at least one surface area 7 a sealing material 6 is applied. In both embodiments, the semiconductor devices 10 the optoelectronic components 400 . 500 with the sealing material 6 covered surface areas 7 on, which are shaded. That means the surface areas 7 by means of directional application methods such as vapor deposition or sputtering, or at least not evenly with the sealing material 6 are coverable. The shaded areas of the surface areas 7 be in the embodiments shown by geometric shapes in the form of an inverse wedge structure ( 5A ) and in the form of mushroom-like structures ( 5B ) of the semiconductor devices 10 and their semiconductor layer sequences 2 educated. The geometric shapes shown are purely exemplary. By means of the atomic layer deposition, a geometry-independent covering of the surface areas to be coated can be achieved 7 be achieved in the illustrated embodiments, since this method is not addressed.

Besonders von Vorteil ist das hier beschriebene Verfahren daher auch für Halbleiterbauelemente 10 einsetzbar, die sehr nahe nebeneinander auf einem Träger angeordnet ist und/oder die beispielsweise schmale Kanäle und/oder Öffnungen und/oder sich zur Montagefläche hin verjüngende Strukturen aufweisen.Particularly advantageous is the method described here, therefore, also for semiconductor devices 10 can be used, which is arranged very close to each other on a support and / or have, for example, narrow channels and / or openings and / or tapering towards the mounting surface structures.

In den 6 bis 8 sind Ausführungsbeispiele für Halbleiterbauelemente 10', 10'', 10''' gezeigt, die Mikroöffnungen 12 aufweisen.In the 6 to 8th are exemplary embodiments of semiconductor devices 10 ' . 10 '' . 10 ''' shown the micro-openings 12 exhibit.

Wie in 6 schematisch angedeutet können die Mikroöffnungen 12 in der Halbleiterschichtenfolge 2 und/oder im Substrat 1 etwa in Form von Mikrokanälen und/oder Schraubenversetzungen vorhanden sein. Beispielsweise können sich derartige Mikroöffnungen 12 beim Aufbringen der Halbleiterschichtenfolge 10 aufgrund von nicht-perfekten Gitteranpassungen zwischen der Halbleiterschichtenfolge 2 und dem Substrat 1 und/oder zwischen verschiedenen Schichten der Halbleiterschichtenfolge 2 bilden. Das Substrat 1 kann ebenfalls herstellungsbedingt Mikroöffnungen 12 aufweisen. Insbesondere können die optoelektronischen Bauelemente der vorab und nachfolgend gezeigten Ausführungsbeispiele solche Mikroöffnungen aufweisen.As in 6 schematically indicated the micro-openings 12 in the semiconductor layer sequence 2 and / or in the substrate 1 be present in the form of microchannels and / or screw dislocations. For example, such micro-openings 12 during application of the semiconductor layer sequence 10 due to non-perfect lattice matching between the semiconductor layer sequence 2 and the substrate 1 and / or between different layers of the semiconductor layer sequence 2 form. The substrate 1 can also micro-openings due to production 12 exhibit. In particular, the optoelectronic components of the embodiments shown above and below can have such microapertures.

Innerhalb der Mikroöffnungen 12 können Dotierstoffe und/oder Metall und/oder Feuchtigkeit und/oder Sauerstoff beispielsweise in den aktiven Bereich 3 migrieren und so zu einem Sperrstromanstieg und Alterungsausfällen führen. Durch die Versiegelung der Oberflächenbereiche 7, die die Mikroöffnungen enthalten, mittels des Versiegelungsmaterials 6, wie in 6 angedeutet ist, werden derartige Risiken verhindert.Inside the micro-openings 12 For example, dopants and / or metal and / or moisture and / or oxygen may be in the active region 3 migrate and thus lead to a blocking current increase and aging failures. By sealing the surface areas 7 containing the micro-openings by means of the sealing material 6 , as in 6 is indicated, such risks are prevented.

Insbesondere kann die Versiegelung der Mikroöffnungen 12 beispielsweise dadurch erfolgen, dass die Halbleiterschichtenfolge 2 unmittelbar nach dem epitaktischen Aufwachsen mittels des Versiegelungsmaterials 6 versiegelt wird oder auch in einem späteren Prozessschritt entsprechend den vorherigen Ausführungsbeispielen. Insbesondere kann die Versiegelung der Mikroöffnungen 12 zusammen mit einem Passivierungsschritt weiterer zu versiegelnder Oberflächenbereiche 7, beispielsweise der Seitenflächen eines Halbleiterbauelements 10, erfolgen.In particular, the sealing of the micro-openings 12 For example, take place in that the semiconductor layer sequence 2 immediately after epitaxial growth by means of the sealing material 6 is sealed or in a later process step according to the previous embodiments. In particular, the sealing of the micro-openings 12 together with a passivation step of further surface areas to be sealed 7 , For example, the side surfaces of a semiconductor device 10 , respectively.

Wie in 7 angedeutet ist, kann das Halbleiterbauelement 10'' auf einer Oberfläche eine Passivierungsschicht 13 aufweisen, die beispielsweise mittels eines konventionellen Aufbringverfahrens wie etwa Sputtern, Aufdampfen oder CVD aufgebracht wird. Wie im allgemeinen Teil beschrieben kann eine solche Passivierungsschicht 13 Mikroöffnungen 12 wie etwa Mikrokanäle und/oder so genannte Pin-Holes durch eine erhöhte Porosität und/oder durch eine nicht-perfekte Flächenbelegung der Passivierungsschicht 13 aufweisen, die mittels des Versiegelungsmaterials 6 durch Atomlagenabscheidung versiegelt werden können.As in 7 is indicated, the semiconductor device 10 '' on a surface a passivation layer 13 which is applied, for example, by means of a conventional application method such as sputtering, vapor deposition or CVD. As described in the general part, such a passivation layer can be used 13 microopenings 12 such as micro-channels and / or so-called pin-holes by an increased porosity and / or by a non-perfect surface coverage of the passivation layer 13 comprising, by means of the sealing material 6 can be sealed by atomic layer deposition.

In 8 ist ein als Laserdiode ausgebildetes Halbleiterbauelement 10''' gezeigt, das eine dem Fachmann bekannte Stegwellenleiterstruktur aufweist. Die Stegwellenleiterstruktur wird durch epitaktisches Überwachsen in selbstjustierender Form hergestellt, indem auf einem Teil der Halbleiterschichtenfolge 2 eine Aufwachsschutzschicht 14 aufgebracht wird, die in dem Bereich eine Öffnung aufweist, in dem die Stegwellenleiterstruktur ausgebildet werden soll. Im Falle einer porösen Aufwachsschutzschicht 14 mit Mikroöffnungen 12 auf dem Oberflächenbereich 7 wachsen im Bereich der Mikroöffnungen 12 parasitäre Kristalle auf, die eine schlechte Überformbarkeit, Leckströme und/oder sogar einen Bauelementausfall zur Folge haben können. Durch das Aufbringen des Versiegelungsmaterials 6 mittels Atomlagenabscheidung können die Mikroöffnungen 12 im Oberflächenbereich 7 versiegelt werden.In 8th is a semiconductor device designed as a laser diode 10 ''' which has a ridge waveguide structure known to the person skilled in the art. The ridge waveguide structure is produced by epitaxial overgrowth in a self-aligning manner, on a part of the semiconductor layer sequence 2 a growth protection layer 14 is applied, which has an opening in the region in which the ridge waveguide structure is to be formed. In the case of a porous growth protection layer 14 with micro-openings 12 on the surface area 7 grow in the area of the micro-openings 12 parasitic crystals, which may result in poor formability, leakage and / or even device failure. By applying the sealing material 6 By atomic layer deposition, the micro-openings 12 in the surface area 7 to be sealed.

In 9 ist ein optoelektronisches Bauelement 600 mit einem Halbleiterbauelement 10 gemäß einem weiteren Ausführungsbeispiel gezeigt. In 9 is an optoelectronic device 600 with a semiconductor device 10 shown according to another embodiment.

Das optoelektronische Bauelement 600 weist einen Träger 11 auf, der als Wärmesenke für einen darauf montiertes Halbleiterbauelement 10 ausgebildet ist und der elektrische Anschlussschichten 15, 16 zur elektrischen Kontaktierung des Halbleiterbauelements 10 aufweist. Das Halbleiterbauelement 10 ist mit einer Montagefläche 9 auf der elektrischen Anschlussschicht 15 montiert, wobei die Montagefläche 9 auch eine elektrische Kontaktschicht (nicht gezeigt) zum elektrischen Anschluss des Halbleiterbauelements 10 ausgebildet ist. Auf der der Montagefläche gegenüberliegenden Seite ist das Halbleiterbauelement 10 mittels eines als elektrisch leitende Schicht ausgebildeten elektrischen Kontaktelements 21 an die Anschlussschicht 16 des Trägers elektrisch angeschlossen. Dazu ist zwischen dem elektrischen Kontaktelement 21 und dem Halbleiterbauelement 10 eine elektrische Isolierungsschicht 18 in Bereichen angeordnet, um das elektrische Kontaktelement 21 beispielsweise an den Seitenflächen des Halbleiterbauelements 10 vom elektrischen Kontaktelement 21 elektrisch zu isolieren.The optoelectronic component 600 has a carrier 11 on, as a heat sink for a semiconductor device mounted thereon 10 is formed and the electrical connection layers 15 . 16 for electrical contacting of the semiconductor device 10 having. The semiconductor device 10 is with a mounting surface 9 on the electrical connection layer 15 mounted, with the mounting surface 9 also an electrical contact layer (not shown) for the electrical connection of the semiconductor component 10 is trained. On the opposite side of the mounting surface is the semiconductor device 10 by means of an electrically conductive layer formed as an electrical contact element 21 to the connection layer 16 the carrier is electrically connected. This is between the electrical contact element 21 and the semiconductor device 10 an electrical insulation layer 18 arranged in areas around the electrical contact element 21 for example, on the side surfaces of the semiconductor device 10 from the electrical contact element 21 electrically isolate.

Das Halbleiterbauelement 10 ist auf Oberflächenbereichen 7, die alle freiliegenden Oberflächen des Halbleiterbauelements 10 und das elektrische Kontaktelement 21 umfassen, mit dem mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterial 6 bedeckt und hermetisch dicht versiegelt. Weiterhin sind auch Oberflächen 17 des Trägers mit dem Versiegelungsmaterial 6 bedeckt. Dadurch wird eine umfassende Verkapselung des Halbleiterbauelements 10 erreicht.The semiconductor device 10 is on surface areas 7 , all exposed surfaces of the semiconductor device 10 and the electrical contact element 21 comprising, with the deposited by atomic layer deposition sealing material 6 covered and hermetically sealed. Furthermore, there are also surfaces 17 the carrier with the sealing material 6 covered. This results in a comprehensive encapsulation of the semiconductor device 10 reached.

Im Vergleich zu den im Stand der Technik bekannten Gehäusen lassen sich durch das Versiegelungsmaterial 6 sehr kompakte Abmessungen des verkapselten optoelektronischen Bauelements 600 erzielen. Von Vorteil ist dies gerade in Kombination mit der elektrischen Kontaktierung mittels des gezeigten schichtförmigen elektrischen Kontaktelements 21, da die typischerweise verwendeten elektrischen Verbindungen zwischen einem Halbleiterchip und den elektrischen Zuführungen in Form von Bonddrähten beim Weglassen eines bekannten Gehäuses signifikant zur Bauhöhe beitragen würden. Im Vergleich zu einem als Bonddraht ausgeführten elektrischen Kontaktelement 21 wird weiterhin auch die Gefahr einer Beschädigung des optoelektronischen Bauelements 600 beispielsweise durch Abreißen des Bonddrahts bei der gezeigten gehäusefreien Bauform reduziert.Compared to the known in the prior art housings can be sealed by the sealing material 6 very compact dimensions of the encapsulated optoelectronic device 600 achieve. This is advantageous especially in combination with the electrical contacting by means of the layered electrical contact element shown 21 because the typically used electrical connections between a semiconductor chip and the electrical leads in the form of bond wires would contribute significantly to the height in omitting a known housing. In comparison to an electric contact element designed as a bonding wire 21 continues to be the risk of damage to the optoelectronic device 600 for example, reduced by tearing off the bonding wire in the housing-free design shown.

In 10 ist ein optoelektronisches Bauelement 700 mit einem Halbleiterbauelement 10 gemäß einem weiteren Ausführungsbeispiel gezeigt, das im Vergleich zum vorherigen Ausführungsbeispiel einen Bonddraht als elektrisches Kontaktelement 21 aufweist. Dabei sind das gesamte Halbleiterbauelement 10 auf allen freiliegenden Oberflächen beziehungsweise Oberflächenbereichen 7 sowie der Bonddraht 21 mit dem Versiegelungsmaterial 6 bedeckt. Weiterhin ist auch der Träger mit den elektrischen Anschlussschichten 15, 16 bis auf einen Anschlussbereich 22 auf allen Oberflächen 17 mit dem Versiegelungsmaterial 6 bedeckt, so dass eine umfassende Versiegelung des optoelektronischen Bauelements 700 erreicht wird. Mittels des elektrischen Anschlussbereichs 22, in dem die elektrischen Anschlussschichten 15, 16 zur Kontaktierung zugänglich sind, kann ein elektrischer Anschluss des optoelektronischen Bauelements 700 an eine externe Stromversorgung und/oder eine Steuerelektronik erfolgen.In 10 is an optoelectronic device 700 with a semiconductor device 10 According to a further embodiment shown, in comparison to the previous embodiment, a bonding wire as an electrical contact element 21 having. Here are the entire semiconductor device 10 on all exposed surfaces or surface areas 7 and the bonding wire 21 with the sealing material 6 covered. Furthermore, the carrier with the electrical connection layers is also 15 . 16 except for one connection area 22 on all surfaces 17 with the sealing material 6 covered, leaving a comprehensive seal of the optoelectronic device 700 is reached. By means of the electrical connection area 22 in which the electrical connection layers 15 . 16 can be accessed for contacting, an electrical connection of the optoelectronic component 700 to an external power supply and / or control electronics.

Weiterhin weist das optoelektronische Bauelement 700 ein transparentes Gehäusematerial 20 auf, das das Halbleiterbauelement 10 und einen Teil des Trägers 11 umgibt. Das Gehäusematerial 20 weist einen Kunststoff auf, der nicht hermetisch ist.Furthermore, the optoelectronic component 700 a transparent housing material 20 on, which is the semiconductor device 10 and part of the carrier 11 surrounds. The housing material 20 has a plastic that is not hermetic.

Die herkömmliche Verkapselung von optoelektronischen Bauelementen in einem hermetischen Kunststoff- oder Metallgehäuse hingegen wäre im Vergleich zum gezeigten Ausführungsbeispiel sehr aufwändig, da alle Grenzflächen zur Umgebung höchsten Anforderungen hinsichtlich Dichtheit genügen müssen, was nur mit relativ aufwändigen Verfahren und Materialien realisiert werden kann. Das Gehäuse selbst könnte in vielen Fällen wesentlich einfacher ausgeführt werden, insbesondere um anderen Anforderungen wie etwa Handhabbarkeit, Wärmeabfuhr und/oder optischen Eigenschaften zu genügen, wenn nicht üblicherweise durch das Gehäuse auch eine hermetische Verkapselung bildet werden muss. Durch die Kombination mit dem Versiegelungsmaterial 6 können wesentlich einfachere Gehäuse verwendet werden, wobei zwar eine hermetisch dichte Versiegelung gewährleistet wird, gleichzeitig aber die aufwändigen bekannten Verfahren und Materialien zur Verkapselung vermieden werden können.The conventional encapsulation of optoelectronic components in a hermetic plastic or metal housing, however, would be very complex compared to the embodiment shown, since all interfaces to the environment must meet the highest requirements in terms of tightness, which can only be realized with relatively complex procedures and materials. The housing itself could in many cases be made much simpler, in particular in order to meet other requirements such as handleability, heat dissipation and / or optical properties, unless a hermetic encapsulation usually has to be formed by the housing as well. By combination with the sealing material 6 can be used much simpler housing, although a hermetically sealed seal is guaranteed, but at the same time the complex known methods and materials for encapsulation can be avoided.

In 11 ist ein optoelektronisches Bauelement 800 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem als Wärmesenke, Leiterrahmen, Platine oder Nutzen ausgebildeten Träger 11 eine Mehrzahl von Halbleiterbauelementen 10 aufweist. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel als LEDs ausgebildet, so dass das optoelektronische Bauelement 800 ein lichtemittierendes Hochleistungsmodul darstellt. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Träger 11 auf jeder freiliegenden Oberfläche zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie in 11 schematisch angedeutet ist. Lediglich die elektrischen Anschlussbahnen 15, 16 sind im gezeigten Bereich als elektrischer Anschlussbereich ausgebildet und daher frei vom Versiegelungsmaterial 6.In 11 is an optoelectronic device 800 according to a further embodiment, on a designed as a heat sink, lead frame, board or benefit carrier 11 a plurality of semiconductor devices 10 having. The semiconductor devices 10 are formed in the embodiment shown as LEDs, so that the optoelectronic component 800 represents a high-power light-emitting module. The semiconductor devices 10 are together with the carrier 11 on any exposed surface contiguous with the sealing material 6 covered, as in 11 is indicated schematically. Only the electrical connection tracks 15 . 16 are formed in the area shown as an electrical connection area and therefore free of the sealing material 6 ,

Einen besonderen Vorteil bietet das mittels Atomlagenabscheidung aufgebrachte Versiegelungsmaterial 6 bei optoelektronischen Bauelementen wie dem hier gezeigten vor allem auch dann, wenn die Halbleiterbauelemente 10 sehr dicht nebeneinander, etwa in einer Array-Bauform, angeordnet sind. Die Atomlagenabscheidung ermöglicht hierbei das Aufbringen einer kostengünstigen, großflächigen, optisch transparenten und hermetisch Dichten Versiegelung beziehungsweise Verkapselung die auch möglicherweise vorhandene schmale Spalte zwischen den Halbleiterbauelementen 10 zuverlässig und gleichmäßig versiegelt. Dabei kann das Versiegelungsmaterial 6 mit Vorteil ein optisch transparentes Material aufweisen, das die optische Funktionalität der Halbleiterbauelemente 10 nicht beeinflusst.A special advantage is the sealing material applied by atomic layer deposition 6 in the case of optoelectronic components, such as that shown here, especially when the semiconductor components 10 are arranged very close together, such as in an array design. In this case, the atomic layer deposition makes it possible to apply a cost-effective, large-area, optically transparent and hermetically sealed seal or encapsulation which also possibly has a narrow gap between the semiconductor components 10 reliably and evenly sealed. In this case, the sealing material 6 advantageously have an optically transparent material that the optical functionality of the semiconductor devices 10 unaffected.

Alternativ können die Halbleiterbauelemente 10 auch zumindest teilweise oder alle als Laserdioden und/oder Fotodioden ausgebildet sein. Weiterhin ist es auch möglich, dass das Aufbringen des Versiegelungsmaterials mittels Atomlagenabscheidung im Rahmen einer Montage der Halbleiterbauelemente 10 und deren elektrischen Anschlussbahnen auf einem Nutzen durchgeführt wird. Anschließend kann dann eine Montage zusätzlicher Komponenten wie etwa optischer Bauteile möglich sein, die keiner Verkapselung bedürfen.Alternatively, the semiconductor devices 10 also at least partially or all be designed as laser diodes and / or photodiodes. Furthermore, it is also possible that the application of the sealing material by means of atomic layer deposition in the context of a mounting of the semiconductor devices 10 and whose electrical connection tracks are performed on a benefit. Subsequently, it may then be possible to mount additional components, such as optical components, which do not require encapsulation.

In 12 ist ein optoelektronisches Bauelement 900 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem Träger 11, der als elektrische Anschlussplatte und gleichzeitig als Wärmesenke ausgebildet ist, zwei Halbleiterbauelemente 10 aufweist, die auf verschiedenen Oberflächen des Trägers 11 angeordnet sind. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel rein beispielhaft als rote und als gründe Laserdiode ausgebildet. Der Übersichtlichkeit halber sind elektrische Kontaktschichten und Anschlussschichten nicht gezeigt. Die Halbleiterbauelemente 10 und der Träger 11 sind bis auf einen elektrischen Anschlussbereich 22 auf allen freiliegenden Oberflächen zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie schematisch in 12 angedeutet ist. Dadurch ist eine gemeinsame und gleichzeitige Verkapselung der verschieden ausgeführten Halbleiterbauelemente 10 bei einer sehr kompakten Bauweise des optoelektronischen Bauelements 900 möglich, da auf eine aufwändige Verkapselung gemäß dem Stand der Technik wie etwa ein Schutzgasgehäuse verzichtet werden kann. Aufgrund der kompakten Bauweise können die Halbleiterbauelemente 10 beispielsweise auch eine gemeinsame nachgeordnete Optik nutzen.In 12 is an optoelectronic device 900 according to a further embodiment shown on a support 11 , which is designed as an electrical connection plate and at the same time as a heat sink, two semiconductor components 10 which is on different surfaces of the carrier 11 are arranged. The semiconductor devices 10 are purely exemplary in the embodiment shown as red and green laser diode formed. For the sake of clarity, electrical contact layers and connection layers are not shown. The semiconductor devices 10 and the carrier 11 are up to an electrical connection area 22 on all exposed surfaces contiguous with the sealing material 6 covered, as shown schematically in 12 is indicated. As a result, a common and simultaneous encapsulation of the differently designed semiconductor components 10 in a very compact design of the optoelectronic device 900 possible, as can be dispensed with a complex encapsulation according to the prior art, such as a protective gas housing. Due to the compact design, the semiconductor devices 10 For example, use a common subordinate optics.

Alternativ zum gezeigten Ausführungsbeispiel einer so genannten Sender-Sender-Kombination können die Halbleiterbauelemente 10 auch beispielsweise als LEDs oder als Kombination aus einer Fotodiode und einer Licht emittierenden beziehungsweise einer Laserdiode in einer Sender-Empfänger-Kombination ausgeführt sein. Alternativ dazu können die Halbleiterbauelemente 10 auch in einer Empfänger-Empfänger-Kombination als zwei Fotodioden ausgeführt sein. Weiterhin können auch mehr als die zwei gezeigten Halbleiterbauelemente 10 sowie weitere elektronische Bauelemente auf dem Träger 11 auf einer oder beiden Seiten angeordnet und gemeinsam mit dem Versiegelungsmaterial 6 verkapselt sein.As an alternative to the illustrated embodiment of a so-called transmitter-transmitter combination, the semiconductor components 10 also be embodied, for example, as LEDs or as a combination of a photodiode and a light-emitting or a laser diode in a transmitter-receiver combination. Alternatively, the semiconductor devices 10 be implemented in a receiver-receiver combination as two photodiodes. Furthermore, more than the two semiconductor components shown can also be used 10 as well as other electronic components on the carrier 11 arranged on one or both sides and together with the sealing material 6 be encapsulated.

Die gezeigte kompakte Bauweise ist von Vorteil für optoelektronische Massenanwendungen wie etwa Projektoren oder Lichtschranken, da gleiche oder verschiedenartige Halbleiterbauelemente 10 geometrisch dicht gepackt und gemeinsam ohne weiteren Platzaufwand verkapselt werden können.The compact design shown is advantageous for optoelectronic mass applications such as projectors or light barriers, since the same or different semiconductor devices 10 geometrically tight packed and can be encapsulated together without further space.

In 13 ist ein optoelektronisches Bauelement 1000 gemäß einem weiteren Ausführungsbeispiel gezeigt, das als Solarzellenpaneel beziehungsweise als Solarzellenmodul ausgebildet ist. Das optoelektronische Bauelement 1000 weist eine Mehrzahl von Halbleiterbauelementen 10 auf, die als Solarzellen ausgebildet sind und die auf einem Träger 11 gemeinsam angeordnet sind und elektrisch miteinander verschaltet sind. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Versiegelungsmaterial 6 hermetisch dicht bedeckt und somit vor Verkratzung und Umwelteinflüssen wie etwa Hagel, Staub, Feuchtigkeit und Sauerstoff geschützt.In 13 is an optoelectronic device 1000 according to another embodiment, which is designed as a solar cell panel or as a solar cell module. The optoelectronic component 1000 has a plurality of semiconductor devices 10 on, which are designed as solar cells and on a support 11 are arranged together and electrically interconnected. The semiconductor devices 10 are together with the sealing material 6 hermetically sealed and thus protected from scratching and environmental influences such as hail, dust, moisture and oxygen.

Solarzellen und Solarzellenmodule gewinnen für eine künftige Energieversorgung eine zunehmende Bedeutung. Da der Ausfall einzelner Solarzellen oder eines Solarzellenmoduls mit erheblichen Kosten verbunden ist, müssen derartige Systeme eine lange Lebensdauer bei möglichst unverminderter Effizienz aufweisen. Durch das großflächig und zusammenhängend über den als Solarzellen ausgebildeten Halbleiterbauelementen 10 aufgebrachte Versiegelungsmaterial 6 bietet dieses in Form einer transparenten Wetterschutzverkapselung einen effektiven Schutz vor Umwelteinflüssen und verhindert beispielsweise auch, dass durch Feuchtigkeit elektrische Kontaktschichten oder Anschlussschichten korrodieren.Solar cells and solar cell modules are becoming increasingly important for a future energy supply. Since the failure of individual solar cells or a solar cell module is associated with considerable costs, such systems must have a long life with the lowest possible efficiency. Due to the large area and contiguous over the formed as solar cells semiconductor devices 10 applied sealing material 6 This offers in the form of a transparent weatherproof encapsulation an effective protection against environmental influences and, for example, also prevents moisture from corroding electrical contact layers or connecting layers.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention is not limited by the description based on the embodiments of these. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination does not itself is explicitly stated in the claims or exemplary embodiments.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturCited non-patent literature

  • M. Okayasu et al., „Facet oxidation of InGaAs/GaAs strained quantum-well lasers”, J. Appl. Phys., Vol. 69, p. 8346 (1991) [0007] Okayasu et al., Facet oxidation of InGaAs / GaAs strained quantum well lasers, J. Appl. Phys., Vol. 69, p. 8346 (1991) [0007]
  • V. Kümmler et al., „Gradual facet degradation of (Al,In)GaN quantum well lasers”, Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) [0008] V. Kümmler et al., "Gradual facet degradation of (Al, In) GaN quantum well lasers", Appl. Phys. Lett., Vol. 84 (16), p. 2989 (2004) [0008]
  • T. Schödl et al., „Facet degradation of (Al,In)GaN heterostructure laser diodes”, Phys. Stat. Sol. (a), Vol. 201(12), p. 2635–2638 (2004) [0008] T. Schödl et al., "Facet Degradation of (Al, In) GaN heterostructure laser diodes", Phys. Stat. Sol. (a), Vol. 201 (12), p. 2635-2638 (2004) [0008]
  • T. M. Smeeton et al., „Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates”, Appl. Phys. Lett., Vol. 88, 041910 (2006) [0009] TM Smeeton et al., "Atomic force microscopy of cleaved facets in III-V nitride laser diodes grown on free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006) [0009]
  • T. Mukai et al., ”Current status and future prospects of GaN-based LEDs and LDs”, Phys. Stat. Sol (a), Vol. 201(12), p. 2712–2716 (2004) [0013] T. Mukai et al., "Current status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201 (12), p. 2712-2716 (2004) [0013]
  • S. Ito et. al., ”AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio”, Phys. Stat. Sol. (a), Vol. 200(1), p. 131–134 (2003) [0013] S. Ito et. al., "AlGaInN violet laser diodes grown on GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200 (1), p. 131-134 (2003) [0013]

Claims (15)

Optoelektronisches Bauelement, umfassend – zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und – auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt.Optoelectronic component, comprising - at least one inorganic optoelectronically active semiconductor component ( 10 ) with an active area ( 3 ) capable of emitting or receiving light during operation, and - on at least one surface area ( 7 ) a sealing material applied by atomic layer deposition ( 6 ), which determines the surface area ( 7 ) hermetically sealed. Bauelement nach Anspruch 1, wobei – das Halbleiterbauelement (10) zumindest eine elektrische Kontaktschicht (4) aufweist und – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bis auf die Kontaktschicht (4) oder bis auf einen Teilbereich der Kontaktschicht (4) gänzlich bedeckt.Component according to Claim 1, in which - the semiconductor component ( 10 ) at least one electrical contact layer ( 4 ) and - the sealing material ( 6 ) all exposed surfaces of the semiconductor device ( 10 ) except for the contact layer ( 4 ) or down to a portion of the contact layer ( 4 ) completely covered. Bauelement nach Anspruch 1 oder 2, wobei – das Halbleiterbauelement (10) mit einer Montagefläche (9) auf einem Träger (11) aufgebracht ist.Component according to Claim 1 or 2, in which - the semiconductor component ( 10 ) with a mounting surface ( 9 ) on a support ( 11 ) is applied. Bauelement nach Anspruch 3, wobei – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bedeckt.Component according to claim 3, wherein - the sealing material ( 6 ) all exposed surfaces of the semiconductor device ( 10 ) covered. Bauelement nach Anspruch 3 oder 4, wobei – das Halbleiterbauelement (10) über zumindest ein elektrisches Kontaktelement (21) mit dem Träger (11) elektrisch verbunden ist und – das Versiegelungsmaterial (6) das elektrische Kontaktelement (21) bedeckt.Component according to Claim 3 or 4, in which - the semiconductor component ( 10 ) via at least one electrical contact element ( 21 ) with the carrier ( 11 ) and - the sealing material ( 6 ) the electrical contact element ( 21 ) covered. Bauelement nach einem der Ansprüche 3 bis 5, wobei – das Versiegelungsmaterial (6) zumindest einen Teil einer Oberfläche (17) des Trägers (11) bedeckt.Component according to one of claims 3 to 5, wherein - the sealing material ( 6 ) at least a part of a surface ( 17 ) of the carrier ( 11 ) covered. Bauelement nach Anspruch 6, wobei – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen (7, 17) des Trägers (11) und des Halbleiterbauelements (10) bis auf einen elektrischen Anschlussbereich (22) des Trägers (11) gänzlich bedeckt.Component according to claim 6, wherein - the sealing material ( 6 ) all exposed surfaces ( 7 . 17 ) of the carrier ( 11 ) and the semiconductor device ( 10 ) except for an electrical connection area ( 22 ) of the carrier ( 11 ) completely covered. Bauelement nach einem der vorherigen Ansprüche, wobei – das Halbleiterbauelement (10) und das Versiegelungsmaterial (6) zumindest teilweise mit einem Gehäusematerial (20) umhüllt sind.Component according to one of the preceding claims, wherein - the semiconductor component ( 10 ) and the sealing material ( 6 ) at least partially with a housing material ( 20 ) are wrapped. Bauelement nach einem der vorherigen Ansprüche, wobei – das optoelektronische Bauelement eine Mehrzahl von Halbleiterbauelementen (10) aufweist und – das Versiegelungsmaterial (6) auf jeweils zumindest einem Oberflächenbereich (7) eines jedes der Mehrzahl von Halbleiterbauelementen (10) aufgebracht ist.Component according to one of the preceding claims, wherein - the optoelectronic component comprises a plurality of semiconductor components ( 10 ) and - the sealing material ( 6 ) on at least one surface area ( 7 ) of each of the plurality of semiconductor devices ( 10 ) is applied. Bauelement nach einem der vorherigen Ansprüche, wobei – das Halbleiterbauelement (10) im zumindest einen Oberflächenbereich (7) zumindest eine Mikroöffnung (12) aufweist und – das Versiegelungsmaterial (6) die Mikroöffnung (12) versiegelt.Component according to one of the preceding claims, wherein - the semiconductor component ( 10 ) in at least one surface area ( 7 ) at least one micro-aperture ( 12 ) and - the sealing material ( 6 ) the micro-opening ( 12 ) sealed. Bauelement nach Anspruch 10, wobei – der Oberflächenbereich (7) mit der zumindest einen Mikroöffnung (12) Teil einer Oberfläche eines Substrats (1) und/oder einer epitaktisch gewachsenen Schicht einer Halbleiterschichtenfolge (2) ist.Component according to claim 10, wherein - the surface area ( 7 ) with the at least one micro-opening ( 12 ) Part of a surface of a substrate ( 1 ) and / or an epitaxially grown layer of a semiconductor layer sequence ( 2 ). Bauelement nach Anspruch 10 oder 11, wobei – das Halbleiterbauelement (10) eine Passivierungsschicht (13) und/oder eine Aufwachsschutzschicht (14) aufweist und – der Oberflächenbereich (7) mit der zumindest einen Mikroöffnung (12) Teil einer Oberfläche der Passivierungsschicht (13) und/oder der Aufwachsschutzschicht (14) ist.Component according to Claim 10 or 11, in which - the semiconductor component ( 10 ) a passivation layer ( 13 ) and / or a growth protection layer ( 14 ) and - the surface area ( 7 ) with the at least one micro-opening ( 12 ) Part of a surface of the passivation layer ( 13 ) and / or the growth protection layer ( 14 ). Bauelement nach einem der vorherigen Ansprüche, wobei – der Oberflächenbereich (7) zumindest teilweise abgeschattet ist.Component according to one of the preceding claims, wherein - the surface area ( 7 ) is at least partially shadowed. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem – das Versiegelungsmaterial (6) mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund (90) aufgebracht wird, und – danach der Halbleiterschichtverbund (90) in eine Mehrzahl von Halbleiterbauelementen (10) vereinzelt wird.Method for producing an optoelectronic component according to one of Claims 1 to 13 with a semiconductor component ( 10 ), in which - the sealing material ( 6 ) by atomic layer deposition on a semiconductor layer composite ( 90 ) is applied, and - then the semiconductor layer composite ( 90 ) into a plurality of semiconductor devices ( 10 ) is isolated. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem – das Halbleiterbauelement (10) auf einem Träger (11) montiert wird und – danach das Versiegelungsmaterial (6) mittels Atomlagenabscheidung abgeschieden wird.Method for producing an optoelectronic component according to one of Claims 1 to 13 with a semiconductor component ( 10 ), in which - the semiconductor device ( 10 ) on a support ( 11 ) and - after that the sealing material ( 6 ) is deposited by atomic layer deposition.
DE102009058796A 2009-12-18 2009-12-18 Optoelectronic component and method for producing an optoelectronic component Pending DE102009058796A1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (en) 2009-12-18 2009-12-18 Optoelectronic component and method for producing an optoelectronic component
CN201080057782.2A CN102668140B (en) 2009-12-18 2010-11-30 Opto-electronic device and the method for the manufacture of opto-electronic device
JP2012543585A JP5710638B2 (en) 2009-12-18 2010-11-30 Optoelectronic device and method of manufacturing optoelectronic device
KR1020127018892A KR20120114311A (en) 2009-12-18 2010-11-30 Optoelectronic Devices and Methods for Manufacturing Optoelectronic Devices
PCT/EP2010/068548 WO2011073027A1 (en) 2009-12-18 2010-11-30 Optoelectronic component and method for producing an opto-electronic component
US13/516,915 US9508903B2 (en) 2009-12-18 2010-11-30 Optoelectronic component and method for producing an optoelectronic component
EP10781917A EP2513984A1 (en) 2009-12-18 2010-11-30 Optoelectronic component and method for producing an opto-electronic component
TW099144153A TWI446594B (en) 2009-12-18 2010-12-16 Photoelectric element and method of manufacturing the same
JP2015042063A JP6001114B2 (en) 2009-12-18 2015-03-04 Method for manufacturing optoelectronic element
US15/265,487 US9768360B2 (en) 2009-12-18 2016-09-14 Optoelectronic component and method of producing an optoelectronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (en) 2009-12-18 2009-12-18 Optoelectronic component and method for producing an optoelectronic component

Publications (1)

Publication Number Publication Date
DE102009058796A1 true DE102009058796A1 (en) 2011-06-22

Family

ID=43416825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009058796A Pending DE102009058796A1 (en) 2009-12-18 2009-12-18 Optoelectronic component and method for producing an optoelectronic component

Country Status (8)

Country Link
US (2) US9508903B2 (en)
EP (1) EP2513984A1 (en)
JP (2) JP5710638B2 (en)
KR (1) KR20120114311A (en)
CN (1) CN102668140B (en)
DE (1) DE102009058796A1 (en)
TW (1) TWI446594B (en)
WO (1) WO2011073027A1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049225A1 (en) * 2010-08-25 2012-03-01 Nichia Corporation Light emitting device and method of manufacturing thereof
DE102011016935A1 (en) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh A method of manufacturing a semiconductor light emitting device and light emitting semiconductor device
DE102012111512A1 (en) * 2012-11-28 2014-05-28 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
JP2015500562A (en) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション Micro light emitting diode
DE102014116141A1 (en) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor chip, optoelectronic semiconductor chip and optoelectronic semiconductor component
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
DE102017112223A1 (en) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Semiconductor laser device and method of manufacturing a semiconductor laser device
US10256379B2 (en) 2015-06-02 2019-04-09 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102020117238A1 (en) 2020-06-30 2021-12-30 First Sensor AG Arrangement for an optoelectronic component, method of production and optoelectronic component
DE112013004761B4 (en) 2012-09-27 2022-01-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for separating areas of a semiconductor layer
US11695251B2 (en) 2014-02-24 2023-07-04 Osram Oled Gmbh Laser diode chip having coated laser facet

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165742B (en) * 2011-12-16 2016-06-08 清华大学 The preparation method of solar cell
TWI455332B (en) * 2011-12-29 2014-10-01 Advanced Wireless Semiconductor Company Solar cell and its manufacturing method
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US8737445B2 (en) * 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012103160A1 (en) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh laser diode device
JP2013258234A (en) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for processing optical device
JP2013258231A (en) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for processing optical device
JP6025410B2 (en) 2012-06-12 2016-11-16 株式会社ディスコ Optical device processing method
JP6029338B2 (en) 2012-06-12 2016-11-24 株式会社ディスコ Optical device processing method
DE102012107409B4 (en) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method of manufacturing a semiconductor laser element
DE102012112531A1 (en) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Method for producing semiconductor laser elements and semiconductor laser element
DE102013100818B4 (en) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
KR102103421B1 (en) * 2013-02-07 2020-04-23 삼성디스플레이 주식회사 Organic light emitting diode device and manufacturing method thereof
DE102013202906A1 (en) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component
DE102013107971A1 (en) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip, semiconductor component and method for producing optoelectronic semiconductor chips
FI20135967A7 (en) * 2013-09-27 2015-03-28 Lumichip Oy Assembly level encapsulation layer with multifunctional purpose, and method of producing the same
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9300112B2 (en) 2013-12-18 2016-03-29 Lumentum Operations Llc Packaged laser diode and method of packaging a laser diode
DE102014102292A1 (en) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component
US9502614B2 (en) 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
DE102014108368A1 (en) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Surface mount semiconductor device and method of making the same
TWI513012B (en) * 2014-12-02 2015-12-11 Neo Solar Power Corp Solar cell with hetrojunction and a manufacturing method thereof
JP6557970B2 (en) * 2014-12-26 2019-08-14 日亜化学工業株式会社 Light emitting device
DE102015100686A1 (en) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
CN104766913A (en) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 LED structure and manufacturing method thereof
JP6237826B2 (en) * 2015-09-30 2017-11-29 日亜化学工業株式会社 Package, light emitting device, and manufacturing method thereof
US9865779B2 (en) 2015-09-30 2018-01-09 Nichia Corporation Methods of manufacturing the package and light-emitting device
DE102015118041A1 (en) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Light-emitting diode chip and method for producing a light-emitting diode chip
US9893239B2 (en) 2015-12-08 2018-02-13 Nichia Corporation Method of manufacturing light emitting device
CN107403724A (en) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 moisture-resistant structure of compound semiconductor integrated circuit
JP2019523562A (en) * 2016-07-29 2019-08-22 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング Optical sensor and detector for optical detection
WO2018079907A1 (en) * 2016-10-27 2018-05-03 주식회사 엘에스텍 Method for manufacturing flexible solar cell module and solar cell module thereof
DE102017108435A1 (en) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Semiconductor laser diode and method for producing a semiconductor laser diode
DE102017117135A1 (en) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Method for producing a plurality of laser diodes and laser diode
CN107731758B (en) * 2017-09-13 2019-12-06 厦门市三安光电科技有限公司 Die bonding method of semiconductor element and semiconductor element
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
CN111933771B (en) * 2018-07-28 2023-02-17 厦门三安光电有限公司 Micro light emitting diode and display device thereof
JP6981492B2 (en) * 2018-08-20 2021-12-15 三菱電機株式会社 Manufacturing method of semiconductor laser device
CN109392253B (en) * 2018-09-17 2020-05-19 珠海欧比特电子有限公司 Improved three-dimensional packaging method
JP6994688B2 (en) * 2018-09-18 2022-01-14 株式会社Ｕｓｋテクノロジー Fluid sterilizer
US11412207B2 (en) 2018-12-28 2022-08-09 Meta Platforms Technologies, Llc Planarization of overcoat layer on slanted surface-relief structures
US11307357B2 (en) * 2018-12-28 2022-04-19 Facebook Technologies, Llc Overcoating slanted surface-relief structures using atomic layer deposition
US10964905B2 (en) 2019-04-08 2021-03-30 Interdigital Ce Patent Holdings Organic light emitting diode cell comprising a set of right circular hollow cylinders
US11597651B2 (en) * 2020-09-09 2023-03-07 Industry-Academic Cooperation Foundation, Yonsei University Layered group III-V compound and nanosheet containing phosphorus, and electrical device using the same
CN116325388A (en) * 2020-10-07 2023-06-23 华为技术有限公司 Formation of semiconductor devices for non-hermetic environments
DE102020127014A1 (en) * 2020-10-14 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method of manufacturing a light-emitting semiconductor device and light-emitting semiconductor device
JP7387978B2 (en) 2021-04-20 2023-11-29 日亜化学工業株式会社 light emitting device
TWI852634B (en) * 2023-06-15 2024-08-11 台亞半導體股份有限公司 Ambient light sensor with ultraviolet light detection function
CN118867836A (en) * 2024-09-25 2024-10-29 深圳市柠檬光子科技有限公司 Edge emitting laser and method for preparing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004080A1 (en) * 2005-06-30 2007-01-04 Ouyang Mike X Hermetic seals for micro-electromechanical system devices
US20080128721A1 (en) * 2006-10-18 2008-06-05 Sony Corporation Light emitting device and method of manufacturing the same
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286345A (en) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp Resin sealed semiconductor device
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
JPH05318826A (en) 1992-05-27 1993-12-03 Rohm Co Ltd Structure of led array printing head
GB2295722B (en) 1994-11-30 1997-12-17 Motorola Ltd Method of packaging integrated circuits
US5861636A (en) 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
EP0907969B1 (en) * 1996-06-26 2004-05-26 Osram Opto Semiconductors GmbH Light-emitting semiconductor component with luminescence conversion element
DE19638667C2 (en) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mixed-color light-emitting semiconductor component with luminescence conversion element
US5851849A (en) 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
DE19963806C2 (en) 1999-12-30 2002-02-07 Osram Opto Semiconductors Gmbh Process for producing a light-emitting diode white light source, use of a plastic molding compound for producing a light-emitting diode white light source and surface-mountable light-emitting diode white light source
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US20010052752A1 (en) * 2000-04-25 2001-12-20 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
US7476420B2 (en) 2000-10-23 2009-01-13 Asm International N.V. Process for producing metal oxide films at low temperatures
JP4545956B2 (en) 2001-01-12 2010-09-15 ローム株式会社 Semiconductor device and manufacturing method thereof
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004095765A (en) 2002-08-30 2004-03-25 Nichia Chem Ind Ltd Light emitting device and method for manufacturing the same
KR100523484B1 (en) 2002-11-11 2005-10-24 한국전자통신연구원 Method for fabricating semiconductor optical devices having current-confined structure
US7294360B2 (en) * 2003-03-31 2007-11-13 Planar Systems, Inc. Conformal coatings for micro-optical elements, and method for making the same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP2005019946A (en) * 2003-05-30 2005-01-20 Sanyo Electric Co Ltd Mesa isolation monolithic light emitting diode array and its fabricating process
JP4349032B2 (en) 2003-08-05 2009-10-21 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP2005093649A (en) 2003-09-17 2005-04-07 Oki Data Corp Semiconductor composite device, LED print head, and image forming apparatus using the same
DE102004050371A1 (en) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelectronic component with a wireless contact
JP4203087B2 (en) 2006-07-25 2008-12-24 株式会社沖データ Semiconductor composite device, LED print head, and image forming apparatus
GB2447091B8 (en) * 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
TWI346395B (en) 2007-03-02 2011-08-01 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabricating method thereof
TW200841393A (en) * 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
JP5493252B2 (en) * 2007-06-28 2014-05-14 日亜化学工業株式会社 Semiconductor light emitting device
JP5245594B2 (en) 2007-07-27 2013-07-24 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP2009076896A (en) 2007-08-31 2009-04-09 Panasonic Corp Semiconductor light emitting device
WO2009048799A1 (en) * 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier
DE102008019902A1 (en) * 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelectronic component and production method for an optoelectronic component
JP2009252798A (en) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd Carbon nanotube field-effect transistor and its fabrication process
US20090289349A1 (en) 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
DE102009033686A1 (en) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an inorganic optoelectronic semiconductor component
DE102009060749B4 (en) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelectronic semiconductor chip
JP5864089B2 (en) 2010-08-25 2016-02-17 日亜化学工業株式会社 Method for manufacturing light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004080A1 (en) * 2005-06-30 2007-01-04 Ouyang Mike X Hermetic seals for micro-electromechanical system devices
US20080128721A1 (en) * 2006-10-18 2008-06-05 Sony Corporation Light emitting device and method of manufacturing the same
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
M. Okayasu et al., "Facet oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl. Phys., Vol. 69, p. 8346 (1991)
S. Ito et. al., "AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200(1), p. 131-134 (2003)
T. M. Smeeton et al., "Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006)
T. Mukai et al., "Current status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201(12), p. 2712-2716 (2004)
T. Schödl et al., "Facet degradation of (Al,In)GaN heterostructure laser diodes", Phys. Stat. Sol. (a), Vol. 201(12), p. 2635-2638 (2004)
V. Kümmler et al., "Gradual facet degradation of (Al,In)GaN quantum well lasers", Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087966B2 (en) 2010-08-25 2015-07-21 Nichia Corporation Light emitting device that includes reflective film surface covered with protective film having uniform thickness
US8679871B2 (en) * 2010-08-25 2014-03-25 Nichia Corporation Method of manufacturing light emitting device that includes using atomic layer deposition to form protective film on reflective film
US20120049225A1 (en) * 2010-08-25 2012-03-01 Nichia Corporation Light emitting device and method of manufacturing thereof
US9306127B2 (en) 2010-08-25 2016-04-05 Nichia Corporation Light emitting device that includes protective film having uniform thickness
DE102011016935A1 (en) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh A method of manufacturing a semiconductor light emitting device and light emitting semiconductor device
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
US10607961B2 (en) 2011-11-18 2020-03-31 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
JP2015500562A (en) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション Micro light emitting diode
US12243955B2 (en) 2011-11-18 2025-03-04 Apple Inc. Display and micro device array for transfer to a display substrate
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US10297712B2 (en) 2011-11-18 2019-05-21 Apple Inc. Micro LED display
US11552046B2 (en) 2011-11-18 2023-01-10 Apple Inc. Micro device transfer head assembly
US10121864B2 (en) 2011-11-18 2018-11-06 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
DE112013004761B4 (en) 2012-09-27 2022-01-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for separating areas of a semiconductor layer
DE102012111512A1 (en) * 2012-11-28 2014-05-28 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
US9673590B2 (en) 2012-11-28 2017-06-06 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
US9054487B2 (en) 2012-11-28 2015-06-09 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
DE102012111512B4 (en) 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Semiconductor stripe lasers
US11695251B2 (en) 2014-02-24 2023-07-04 Osram Oled Gmbh Laser diode chip having coated laser facet
US10439096B2 (en) 2014-11-05 2019-10-08 Osram Opto Semiconductors Gmbh Method for manufacturing at least one optoelectronic semiconductor chip
DE102014116141A1 (en) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor chip, optoelectronic semiconductor chip and optoelectronic semiconductor component
DE102014116141B4 (en) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for producing at least one optoelectronic semiconductor chip, optoelectronic semiconductor chip and optoelectronic semiconductor component
US10256379B2 (en) 2015-06-02 2019-04-09 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102017112223A1 (en) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Semiconductor laser device and method of manufacturing a semiconductor laser device
US11189990B2 (en) 2017-06-02 2021-11-30 Osram Oled Gmbh Semiconductor laser component and method of producing a semiconductor laser component
DE102020117238A1 (en) 2020-06-30 2021-12-30 First Sensor AG Arrangement for an optoelectronic component, method of production and optoelectronic component
US11728444B2 (en) 2020-06-30 2023-08-15 First Sensor AG Arrangement for an optoelectronic component, manufacturing process and optoelectronic component
DE102020117238B4 (en) 2020-06-30 2025-03-27 First Sensor AG Arrangement for an optoelectronic component, method for manufacturing and optoelectronic component

Also Published As

Publication number Publication date
US9768360B2 (en) 2017-09-19
KR20120114311A (en) 2012-10-16
EP2513984A1 (en) 2012-10-24
TW201143162A (en) 2011-12-01
JP2013514642A (en) 2013-04-25
CN102668140A (en) 2012-09-12
WO2011073027A1 (en) 2011-06-23
US20120326178A1 (en) 2012-12-27
JP6001114B2 (en) 2016-10-05
JP5710638B2 (en) 2015-04-30
TWI446594B (en) 2014-07-21
US9508903B2 (en) 2016-11-29
JP2015146431A (en) 2015-08-13
US20170005234A1 (en) 2017-01-05
CN102668140B (en) 2016-04-06

Similar Documents

Publication Publication Date Title
DE102009058796A1 (en) Optoelectronic component and method for producing an optoelectronic component
DE10211531B4 (en) High efficiency LED and method of making same
DE102006000150B4 (en) A method of forming a buffer layer grown at a low temperature
DE102011016935A1 (en) A method of manufacturing a semiconductor light emitting device and light emitting semiconductor device
EP2149160A1 (en) Optoelectronic component and method for producing a plurality of optoelectronic components
DE102009018603A1 (en) Light-emitting devices, packages and systems containing same, and manufacturing methods thereof
DE102008018928A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
WO2018192972A1 (en) Semiconductor laser diode and method for producing a semiconductor laser diode
EP1906461B1 (en) Method for manufacturing an optoelectronic component and optoelectronic component
DE102012109177A1 (en) Optoelectronic semiconductor component
WO2022223370A1 (en) Optoelectronic semiconductor component
DE112021003883T5 (en) SEMICONDUCTOR LASER ELEMENT
WO2013131729A1 (en) Method for producing an optoelectronic semiconductor chip
DE102012102306B4 (en) Laser diode device
US20090010293A1 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
EP2380215A1 (en) Optoelectronic semiconductor component
DE102012102305A1 (en) Laser diode device for projection system, has crystalline protective layer made of dielectric material is formed on radiation uncoupling surface of laser diode chip which is provided on mounting element
DE102014112659A1 (en) Light emitting device
DE112014002703B4 (en) Optoelectronic semiconductor component
DE102012109083A1 (en) Optoelectronic component comprises layer sequence with active layer, which emits electromagnetic primary radiation, conversion element and passivation layer
CN115810689A (en) An integrated device of ultraviolet LED and ultraviolet detector and its manufacturing method
DE102012108160A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102017126109A1 (en) Light-emitting device and method for producing a light-emitting device
DE102012025880B4 (en) Laser diode device
DE102006054069A1 (en) Method for production of opto-electronic component, involves initializing semiconductor layer sequence with active area, where active area is suitable to send electromagnetic radiation in operation

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033520000

Ipc: H10H0020852000

OSZAR »