JP3437007B2 - Field emission cathode and method of manufacturing the same - Google Patents
Field emission cathode and method of manufacturing the sameInfo
- Publication number
- JP3437007B2 JP3437007B2 JP12523695A JP12523695A JP3437007B2 JP 3437007 B2 JP3437007 B2 JP 3437007B2 JP 12523695 A JP12523695 A JP 12523695A JP 12523695 A JP12523695 A JP 12523695A JP 3437007 B2 JP3437007 B2 JP 3437007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cathode
- metal layer
- field emission
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 130
- 239000002184 metal Substances 0.000 claims description 130
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 77
- 229910052710 silicon Inorganic materials 0.000 claims description 77
- 239000010703 silicon Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 53
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 49
- 229910021332 silicide Inorganic materials 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical group [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 13
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 description 27
- 238000000151 deposition Methods 0.000 description 17
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002681 magnesium compounds Chemical class 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- IXFOBQXJWRLXMD-ZIQFBCGOSA-N para-nitrophenyl 1-thio-β-d-glucopyranoside Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1SC1=CC=C([N+]([O-])=O)C=C1 IXFOBQXJWRLXMD-ZIQFBCGOSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電界放出陰極及びその
製造方法に関する。更に詳しくは、電流電圧特性が線形
である抵抗層を陰極エミッタに設けることにより個々の
電界放出陰極の放出電流の変動及びエミッタ間の電流特
性のばらつきを抑制すると共に低電圧で電子を放出さす
ことのできる電界放出陰極及びその製造方法に関する。
本発明の電界放出陰極は、高速演算素子、薄型の高輝度
ディスプレイ（表示装置）等に応用することができる。FIELD OF THE INVENTION The present invention relates to a field emission cathode and a method for manufacturing the same. More specifically, by providing a resistance layer having a linear current-voltage characteristic on the cathode emitter, it is possible to suppress variations in emission current of individual field emission cathodes and variations in current characteristics between emitters, and to emit electrons at a low voltage. The present invention relates to a field emission cathode and a method for manufacturing the same.
The field emission cathode of the present invention can be applied to a high-speed arithmetic device, a thin high-intensity display (display device), and the like.
【０００２】[0002]
【従来の技術】微小な電界放出陰極は、通常、円錐状の
陰極エミッタと電子引き出し用のゲート電極から構成さ
れる。陰極エミッタとゲート電極の間に適当な電圧を印
加すると、陰極エミッタの先端に大きな電界がかかり電
界放出が起きる。放出された電子は、ディスプレイの場
合、対向基板側の蛍光体スクリーンに衝突し、蛍光体を
励起することによって発光させる。2. Description of the Related Art A minute field emission cathode is usually composed of a conical cathode emitter and a gate electrode for extracting electrons. When an appropriate voltage is applied between the cathode emitter and the gate electrode, a large electric field is applied to the tip of the cathode emitter to cause field emission. In the case of a display, the emitted electrons collide with the phosphor screen on the counter substrate side and excite the phosphor to emit light.
【０００３】電界放出陰極の製造方法としては、陰極エ
ミッタ材料となる金属を蒸着する方法と、シリコン単結
晶をエッチングして陰極エミッタを形成する方法が知ら
れている。このうち蒸着による方法は、陰極エミッタの
製造が比較的容易であり、基板材料の選択に制限がな
く、特に、この陰極を同一面内に多数配列して構成され
る大面積の表示装置の製造には不可欠の技術である。As a method of manufacturing a field emission cathode, there are known a method of vapor-depositing a metal serving as a cathode emitter material and a method of etching a silicon single crystal to form a cathode emitter. Among them, the method by vapor deposition is relatively easy to manufacture a cathode emitter, and there is no limitation in selecting a substrate material. In particular, manufacturing a large-area display device configured by arranging a large number of the cathodes in the same plane. It is an indispensable technology.
【０００４】以下に図４を用いて、従来の蒸着による電
界放出陰極の製造方法を説明する。まず、基板２１上に
エミッタ電極２２、絶縁膜２３及びゲート電極２４を積
層する（図４（ａ）参照）。次に、レジストを塗布し、
後に陰極エミッタを形成する領域を円形に開口し、レジ
ストパターン２５を形成する（図４（ｂ）参照）。A conventional method for manufacturing a field emission cathode by vapor deposition will be described below with reference to FIG. First, the emitter electrode 22, the insulating film 23, and the gate electrode 24 are laminated on the substrate 21 (see FIG. 4A). Next, apply resist,
A region where a cathode emitter will be formed later is circularly opened and a resist pattern 25 is formed (see FIG. 4B).
【０００５】次に、レジストパターン２５をマスクとし
て、絶縁膜２３及びゲート電極２４をエッチングにより
除去し円筒形の開口部２６を形成する（図４（ｃ）参
照）。次に、Ａｌ等を斜め蒸着することにより絶縁膜２
３上及び開口部２６の側壁の上部に犠牲層２７を形成す
る（図４（ｄ）参照）。更に、Ｍｏ等の陰極エミッタ材
料２８を基板２１に垂直に蒸着すると、蒸着物の堆積に
伴い開口部２６は徐々に塞る。開口部２６が完全に塞が
るまで蒸着物を堆積させたとき、開口部２６内には円錐
状の陰極エミッタ２９が形成されることとなる（図４
（ｅ）参照）。Next, using the resist pattern 25 as a mask, the insulating film 23 and the gate electrode 24 are removed by etching to form a cylindrical opening 26 (see FIG. 4C). Next, the insulating film 2 is formed by obliquely depositing Al or the like.
3 and a sacrifice layer 27 is formed on the side wall of the opening 26 (see FIG. 4D). Further, when a cathode emitter material 28 such as Mo is vapor-deposited vertically on the substrate 21, the opening 26 is gradually closed as the vapor deposition material is deposited. When the deposit is deposited until the opening 26 is completely closed, a conical cathode emitter 29 is formed in the opening 26 (FIG. 4).
(See (e)).
【０００６】次いで、後の工程のリフトオフのために、
陰極エミッタ材料２８を一部除去して、犠牲層２７を一
部露出させる（図４（ｆ）参照）。最後に、犠牲層２７
をリン酸水溶液等により溶解すれば、ゲート電極２４上
に形成された陰極エミッタ材料２８がリフトオフされる
ことにより除去され、開口部２６内の陰極エミッタ２９
は残り、電界放出陰極が製造される（図４（ｇ）参
照）。Next, for lift-off in the later process,
The cathode emitter material 28 is partially removed to expose the sacrificial layer 27 partially (see FIG. 4F). Finally, the sacrificial layer 27
Is dissolved in a phosphoric acid aqueous solution or the like, the cathode emitter material 28 formed on the gate electrode 24 is lifted off and removed, and the cathode emitter 29 in the opening 26 is removed.
Then, the field emission cathode is manufactured (see FIG. 4G).
【０００７】上記電界放出陰極においては、これを同一
面内に、多数配列して蛍光体スクリーンに対面させた電
子表示装置を構成する場合等に、電子放出特性の面内で
の均一性の確保や放電電流の安定化に大きな課題を有す
る。特に、表示装置に応用した場合、蛍光体スクリーン
に対する不均一な電子放出は輝度むらの原因となる。こ
の課題を解決するために、エミッタ電極と陰極エミッタ
の間にシリコン等の高抵抗層を設けた電荷放出陰極が知
られている（特開平１−１５４４２６号公報）。また、
図５のように高抵抗層３０と電子放出層３１を含む多層
構造の陰極エミッタ２９を連続蒸着して形成する方法が
知られている（特開平６−２０５９２号公報）。ここ
で、図５は、個々の電子放出層３１に抵抗を安定化させ
るための高抵抗層３０を直列に接続した構造、即ち図６
と等価である。このような構造にすることにより、電子
放出層３１から過大な電流が放出されると、高抵抗層３
０での電圧降下が大きくなる。従って、陰極エミッタ２
９にかかる実効的な電圧が低くなり、電流が減少するこ
ととなる。そのため、放出電流の変動や個々の陰極エミ
ッタ間の電流電圧特性のばらつきが抑制されることとな
る。In the above-mentioned field emission cathode, in the case of constructing an electronic display device in which a large number of the field emission cathodes are arranged in the same plane to face a phosphor screen, the uniformity of the electron emission characteristics in the plane is ensured. There is a big problem in stabilizing the discharge current. Especially when applied to a display device, non-uniform electron emission to the phosphor screen causes uneven brightness. In order to solve this problem, there is known a charge emission cathode in which a high resistance layer such as silicon is provided between an emitter electrode and a cathode emitter (JP-A-1-154426). Also,
A method is known in which a cathode emitter 29 having a multilayer structure including a high resistance layer 30 and an electron emission layer 31 as shown in FIG. 5 is formed by continuous vapor deposition (Japanese Patent Laid-Open No. 6-20592). Here, FIG. 5 shows a structure in which a high resistance layer 30 for stabilizing resistance is connected in series to each electron emission layer 31, that is, FIG.
Is equivalent to With such a structure, when an excessive current is emitted from the electron emission layer 31, the high resistance layer 3
The voltage drop at 0 becomes large. Therefore, the cathode emitter 2
The effective voltage applied to 9 decreases, and the current decreases. Therefore, variations in emission current and variations in current-voltage characteristics among individual cathode emitters are suppressed.
【０００８】[0008]
【発明が解決しようとする課題】図５の電界放出陰極に
おいて、例えば高抵抗層３０がシリコン層である場合、
電流電圧特性は図７のように変化する。なお、図７中、
（ａ）は高抵抗層がない場合の陰極エミッタ、（ｂ）は
高抵抗層がある場合の陰極エミッタの電流電圧特性を示
している。更に、図８は、図５の高抵抗層３０に使用さ
れているシリコン層の電流電圧特性が非線形な特性を有
することを意味している。シリコン層が非線形な特性を
有する理由は、シリコン層と陰極エミッタの界面がオー
ミック接触になっていないからである。In the field emission cathode of FIG. 5, for example, when the high resistance layer 30 is a silicon layer,
The current-voltage characteristic changes as shown in FIG. In addition, in FIG.
(A) shows the current-voltage characteristics of the cathode emitter without the high resistance layer, and (b) shows the current-voltage characteristics of the cathode emitter with the high resistance layer. Further, FIG. 8 means that the current-voltage characteristic of the silicon layer used for the high resistance layer 30 of FIG. 5 has a non-linear characteristic. The reason why the silicon layer has non-linear characteristics is that the interface between the silicon layer and the cathode emitter is not in ohmic contact.
【０００９】複数の電界放出陰極の特性のばらつきを一
定の範囲に抑制する場合、線形な高抵抗層と非線形な高
抵抗層とでは、同じ電流を得るのに必要な電圧が後者の
方が高くなる。また、非線形な高抵抗層を有する場合、
電流が大きくなるほど、電流のばらつきを抑制する効果
が小さくなる。従って、非線形な高抵抗層を有する電界
放出陰極の特性は、線形な高抵抗層を有する電界放出陰
極に比べ電圧が高く、電流が大きくなるほど高抵抗層を
積層する効果が小さくなってしまう。When suppressing variations in the characteristics of a plurality of field emission cathodes within a certain range, the linear high resistance layer and the non-linear high resistance layer have a higher voltage required to obtain the same current in the latter case. Become. In addition, when having a non-linear high resistance layer,
The larger the current, the smaller the effect of suppressing the variation in the current. Therefore, the characteristic of the field emission cathode having the non-linear high resistance layer is that the voltage is higher than that of the field emission cathode having the linear high resistance layer, and the effect of stacking the high resistance layer becomes smaller as the current increases.
【００１０】[0010]
【課題を解決するための手段】従って、本発明の目的
は、電流電圧特性が線形の高抵抗層を有する電界放出陰
極の製造方法を提供することである。かくして本発明に
よれば、基板上に任意に設けられる電極層を介するか介
せずして設けられた絶縁膜及びゲート電極層に開口部を
形成し、開口部内にシリサイドを形成しうる金属を垂直
蒸着して第１金属層を堆積し、シリコン層材料を垂直蒸
着して第１金属層上にシリコン層を堆積し、シリサイド
を形成しうる金属を垂直蒸着してシリコン層上に第２金
属層を堆積することにより少なくとも３層からなる陰極
エミッタを形成し、前記シリコン層及び第２金属層の形
成が、シリサイドを形成する温度より高い基板温度下で
行われ、それによってシリコン層と第１金属層及び第２
金属層の界面にシリサイド層を形成することからなり、
シリサイドを形成しうる金属がパラジウム、ニッケル及
び白金から選択されることを特徴とする電界放出陰極の
製造方法が提供される。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method for manufacturing a field emission cathode having a high resistance layer having a linear current-voltage characteristic. Thus, according to the present invention, through an electrode layer optionally provided on the substrate
Without opening the insulating film and the gate electrode layer.
Forming and vertically forming a metal that can form silicide in the opening
The first metal layer is deposited by vapor deposition, and the silicon layer material is vertically evaporated.
And deposit a silicon layer on the first metal layer to form a silicide
A metal capable of forming a metal is vertically deposited to deposit a second gold on the silicon layer.
Cathode consisting of at least three layers by depositing a metal layer
Forming an emitter and forming the silicon layer and the second metal layer
At a substrate temperature higher than the temperature at which silicide forms
A silicon layer and a first metal layer and a second layer
Consists of forming a silicide layer at the interface of the metal layer,
The metals that can form silicide are palladium, nickel and
And platinum of the field emission cathode
A manufacturing method is provided.
【００１１】[0011]
【００１２】以下、本発明の電界放出陰極について説明
する。まず、本発明に使用できる基板は、特に限定され
ないが、例えばガラス等からなる絶縁性基板、シリコ
ン、ＧａＡｓ等からなる導電性基板が挙げられる。この
うちガラス基板が好ましい。上記絶縁性基板を使用する
場合には基板上にはエミッタ電極を積層する。このエミ
ッタ電極は、マトリックス状に形成してもよい。エミッ
タ電極に使用できる材料は、特に限定されないが、例え
ばモリブデン、タンタル、タングステン、チタン及びそ
れらのシリサイド膜等が挙げられる。また、エミッタ電
極の膜厚は、０．１〜０．３μｍ程度である。０．３μ
ｍ以上では段差が生じるのでエミッタ電極のクロス部で
ショートし易く、０．１μｍ以下では連続膜が形成し難
いので好ましくない。The field emission cathode of the present invention will be described below. First, the substrate that can be used in the present invention is not particularly limited, but examples thereof include an insulating substrate made of glass or the like and a conductive substrate made of silicon, GaAs, or the like. Of these, a glass substrate is preferable. When the above insulating substrate is used, an emitter electrode is laminated on the substrate. This emitter electrode may be formed in a matrix. The material that can be used for the emitter electrode is not particularly limited, but examples thereof include molybdenum, tantalum, tungsten, titanium, and a silicide film thereof. The film thickness of the emitter electrode is about 0.1 to 0.3 μm. 0.3μ
When the thickness is m or more, a step is generated, so that a short circuit easily occurs at the cross portion of the emitter electrode, and when the thickness is 0.1 μm or less, it is difficult to form a continuous film, which is not preferable.
【００１３】次に、基板或いはその上に任意に設けられ
たエミッタ電極上には絶縁膜及びゲート電極が積層され
ている。絶縁膜に使用できる材料は、特に限定されず、
酸化シリコン、窒化シリコン、ＰＳＧ、ＢＰＳＧ等が挙
げられ、その膜厚は０．５〜１μｍとされる。一方、ゲ
ート電極に使用できる材料は、特に限定されず、モリブ
デン、タンタル、タングステン、チタン及びそれらのシ
リサイド膜等が挙げられ、その膜厚は０．１〜０．３μ
ｍとされる。Next, an insulating film and a gate electrode are laminated on the substrate or on the emitter electrode optionally provided on the substrate. The material that can be used for the insulating film is not particularly limited,
Examples thereof include silicon oxide, silicon nitride, PSG, BPSG, etc., and the film thickness thereof is 0.5 to 1 μm. On the other hand, the material that can be used for the gate electrode is not particularly limited, and examples thereof include molybdenum, tantalum, tungsten, titanium and their silicide films, and the film thickness thereof is 0.1 to 0.3 μm.
m.
【００１４】次いで、絶縁膜及びゲート電極には基板或
いはその上に任意に設けられたエミッタ電極を露出させ
るように開口部が複数個マトリックス状に形成されてい
る。開口部の平面形状は、特に限定されず、円形、楕円
形、四角形等が使用できるが、対称性を考慮すると円形
が好ましい。また、開口部の直径は通常３．０μｍ以
下、露光の解像度及び電界放出陰極の集積度を考慮する
と好ましくは０．５〜１．５μｍである。更に、以下で
説明するようにゲート電極を蒸着法により形成すれば、
開口部の直径をより小さくすることができ、より低電圧
で電子を放出させることができる。Next, a plurality of openings are formed in a matrix in the insulating film and the gate electrode so as to expose the substrate or an emitter electrode arbitrarily provided on the substrate. The planar shape of the opening is not particularly limited, and a circular shape, an elliptical shape, a quadrangular shape, or the like can be used, but a circular shape is preferable in consideration of symmetry. The diameter of the opening is usually 3.0 μm or less, and preferably 0.5 to 1.5 μm in consideration of the exposure resolution and the integration degree of the field emission cathode. Further, if the gate electrode is formed by vapor deposition as described below,
The diameter of the opening can be made smaller, and electrons can be emitted at a lower voltage.
【００１５】更に、開口部中の基板或いはその上に任意
に設けられたエミッタ電極上には陰極エミッタが形成さ
れている。この陰極エミッタは、少なくとも第１金属
層、シリコン層及び第２金属層の３層を含み、第１金属
層及び第２金属層がシリサイドを形成しうる金属であ
り、シリコン層と第１金属層及び第２金属層の界面にシ
リサイド層が形成されてなる。Further, a cathode emitter is formed on the substrate in the opening or on an emitter electrode optionally provided on the substrate. This cathode emitter includes at least three layers of a first metal layer, a silicon layer and a second metal layer, and the first metal layer and the second metal layer are metals capable of forming silicide, and the silicon layer and the first metal layer. And a silicide layer is formed at the interface of the second metal layer.
【００１６】本発明のシリコン層は、陰極エミッタに流
れる電流を制限する負帰還抵抗として機能させるための
高抵抗層として機能する。第１及び第２金属層に使用で
きる材料は、シリサイドを形成しうる金属であれば特に
限定されない。シリサイドを形成しうる金属の具体例
を、シリサイド形成温度と共に表１に示す。The silicon layer of the present invention functions as a high resistance layer for functioning as a negative feedback resistor that limits the current flowing to the cathode emitter. The material that can be used for the first and second metal layers is not particularly limited as long as it is a metal that can form silicide. Specific examples of metals capable of forming silicide are shown in Table 1 together with the silicide formation temperature.
【００１７】[0017]
【表１】 [Table 1]
【００１８】この内、第１及び第２金属層には、比較的
低温でシリサイドを形成するパラジウム、ニッケル、白
金を使用することが好ましい。上記シリコン層を挟む第
１及び第２の金属層は、同じでも異なる金属からなって
いてもよい。なお、第１及び第２の金属層を同一の金属
で構成すれば、特性の揃ったシリサイド層を得ることが
できるので、より好ましい。Of these, it is preferable to use palladium, nickel, or platinum for the first and second metal layers, which forms silicide at a relatively low temperature. The first and second metal layers that sandwich the silicon layer may be made of the same metal or different metals. It is more preferable that the first and second metal layers are made of the same metal because a silicide layer having uniform characteristics can be obtained.
【００１９】陰極エミッタの高さは、ゲート電極と略同
じ程度の高さを有することが、電界の集中が良好なので
好ましい。また、シリコン層並びに第１及び第２金属層
の厚さは、シリコン層の抵抗が１０ＭΩ〜５ＧΩの範囲
内になるように調節することが好ましい。ここでシリコ
ン層の抵抗が１０ＭΩより小さい場合、放出電流の変動
や個々の陰極エミッタ間の電流電圧特性のばらつきを抑
制する効果が減少するので好ましくなく、５ＧΩより大
きい場合、電界放出陰極を動作させるための動作電圧が
高くなるので好ましくない。The height of the cathode emitter is preferably about the same as the height of the gate electrode because the concentration of the electric field is good. Further, the thicknesses of the silicon layer and the first and second metal layers are preferably adjusted so that the resistance of the silicon layer is in the range of 10 MΩ to 5 GΩ. If the resistance of the silicon layer is smaller than 10 MΩ, the effect of suppressing fluctuations in emission current and variations in current-voltage characteristics between individual cathode emitters is reduced, which is not preferable, and if larger than 5 GΩ, the field emission cathode is operated. This is not preferable because it increases the operating voltage.
【００２０】上記陰極エミッタは、最上層に電子の放出
を容易にするための電子放出層を有していてもよい。電
子放出層に使用できる材料には、例えば、ニッケル、白
金、金等が挙げられる。図１は、上記に記載した第１金
属層、シリコン層、第２金属層及び電子放出層からなる
電界放出陰極の具体例の概略断面図である。図１中、１
は基板、２はエミッタ電極、３は絶縁膜、４はゲート電
極、６は開口部、１０は第１金属層、１２はシリコン
層、１４は第２金属層、１６は電界放出層を示してい
る。The cathode emitter may have an electron emission layer as an uppermost layer for facilitating the emission of electrons. Examples of the material that can be used for the electron emission layer include nickel, platinum, gold and the like. FIG. 1 is a schematic cross-sectional view of a specific example of the field emission cathode including the first metal layer, the silicon layer, the second metal layer, and the electron emission layer described above. 1 in FIG.
Is a substrate, 2 is an emitter electrode, 3 is an insulating film, 4 is a gate electrode, 6 is an opening, 10 is a first metal layer, 12 is a silicon layer, 14 is a second metal layer, and 16 is a field emission layer. There is.
【００２１】更に、上記陰極エミッタと基板或いはその
上に任意に設けられたエミッタ電極間に、モリブデン、
チタン、タンタル、シリコン、タングステン等からなる
下層陰極エミッタを有していてもよい。電子放出層及び
下層陰極エミッタを有することにより、電子放出層に化
学的に安定な材料を使用できるので、放出電流を安定に
することができる。また、電子放出層の先端部が下層陰
極エミッタに比べて細くすることができ、低電圧で電子
を放出させることができる。Further, between the cathode emitter and the substrate or an emitter electrode optionally provided thereon, molybdenum,
It may have a lower layer cathode emitter made of titanium, tantalum, silicon, tungsten or the like. By having the electron emission layer and the lower cathode emitter, a chemically stable material can be used for the electron emission layer, so that the emission current can be stabilized. Further, the tip of the electron emission layer can be made thinner than that of the lower layer cathode emitter, and electrons can be emitted at a low voltage.
【００２２】なお、電子放出層、第１金属層、第２金属
層及び下層陰極エミッタの最も好ましい組合せは、ニッ
ケル、パラジウム、パラジウム及びモリブデン、又はニ
ッケル、ニッケル、ニッケル及びモリブデン、又はニッ
ケル、白金、白金及びモリブデンである。次に、本発明
の電界放出陰極の製造方法について説明する。製造方法
は、特に限定されず、公知の方法を使用することができ
る。例えば、予め陰極エミッタを形成しておき、後に開
口部を形成してもよい。しかしながら、製造のし易さを
考慮すると、開口部を予め形成し後に陰極エミッタを形
成することが好ましい。The most preferable combination of the electron emission layer, the first metal layer, the second metal layer and the lower cathode emitter is nickel, palladium, palladium and molybdenum, or nickel, nickel, nickel and molybdenum, or nickel and platinum. Platinum and molybdenum. Next, a method for manufacturing the field emission cathode of the present invention will be described. The manufacturing method is not particularly limited, and a known method can be used. For example, the cathode emitter may be formed in advance and the opening may be formed later. However, considering the ease of manufacturing, it is preferable to form the opening in advance and then form the cathode emitter.
【００２３】以下、本発明の電界放出陰極の製造方法に
ついて説明する。まず、基板或いはその上に任意に設け
られたエミッタ電極上に絶縁膜及びゲート電極を積層す
る。エミッタ電極の形成方法は、特に限定されないが、
スパッタリング法、ＣＶＤ法、蒸着法等が挙げられる。
次に、絶縁膜の形成方法は、特に限定されないが、ＣＶ
Ｄ法、プラズマＣＶＤ法等が挙げられる。また、ゲート
電極の形成方法は、特に限定されず、真空蒸着法、スパ
ッタリング法等が挙げられる。The method of manufacturing the field emission cathode of the present invention will be described below. First, an insulating film and a gate electrode are laminated on a substrate or an emitter electrode arbitrarily provided on the substrate. The method for forming the emitter electrode is not particularly limited,
The sputtering method, the CVD method, the vapor deposition method and the like can be mentioned.
Next, the method of forming the insulating film is not particularly limited, but CV
D method, plasma CVD method, etc. are mentioned. The method for forming the gate electrode is not particularly limited, and examples thereof include a vacuum vapor deposition method and a sputtering method.
【００２４】次に、絶縁膜及びゲート電極を貫通させて
基板或いはその上に任意に設けられたエミッタ電極を露
出させ開口部を形成する。開口部の形成方法としては、
異方性エッチング法が挙げられ、具体的にはプラズマエ
ッチング、反応性イオンエッチング（ＲＩＥ）、電子サ
イクロトロン共鳴（ＥＣＲ）プラズマエッチングが挙げ
られる。Next, an opening is formed by penetrating the insulating film and the gate electrode to expose the substrate or an emitter electrode arbitrarily provided on the substrate. As a method of forming the opening,
Examples of the anisotropic etching method include plasma etching, reactive ion etching (RIE), and electron cyclotron resonance (ECR) plasma etching.
【００２５】次に、ゲート電極上に犠牲層を積層する。
犠牲層に使用される材料としては、マグネシウム化合物
を使用することができ、その内、酸化マグネシウムを使
用することが、エッチング除去が容易である点で好まし
い。犠牲層の厚さは、特に限定されないが、後の除去工
程を考慮すると、０．１〜０．６μｍとすることが好ま
しい。また、犠牲層の形成方法は、特に限定されない
が、１０〜３０°の斜め方向から蒸着する方法が挙げら
れる。なお、犠牲層は、少なくともゲート電極上に形成
されおり、かつ、開口部の底部の基板或いはその上に任
意に設けられたエミッタ電極上を覆わないように形成さ
れる。Next, a sacrificial layer is laminated on the gate electrode.
As a material used for the sacrificial layer, a magnesium compound can be used, and of these, it is preferable to use magnesium oxide because it can be easily removed by etching. The thickness of the sacrificial layer is not particularly limited, but it is preferably 0.1 to 0.6 μm in consideration of the subsequent removal step. The method for forming the sacrificial layer is not particularly limited, but a method of vapor deposition from an oblique direction of 10 to 30 ° can be mentioned. Note that the sacrificial layer is formed at least on the gate electrode, and is formed so as not to cover the substrate at the bottom of the opening or the emitter electrode arbitrarily provided on the substrate.
【００２６】次に、シリサイドを形成しうる金属を垂直
蒸着法で全面に堆積することにより開口部内の基板或い
はその上に任意に設けられたエミッタ電極上に第１金属
層を形成する。次いで、シリコン層材料を全面に垂直蒸
着法で堆積することにより第１金属層上にシリコン層を
形成する。更に、シリサイドを形成しうる金属を全面に
垂直蒸着法で堆積することによりシリコン層上に第２金
属層を形成する。ここで、少なくともシリコン層及び第
２金属層の蒸着時の基板温度はシリサイド形成温度より
高いことが必要とされる。基板温度がシリサイド形成温
度より高いことにより、金属層とシリコン層との界面に
シリサイド層を簡便に形成することができる。具体的に
は、基板温度は１２０〜３３０℃が好ましい。蒸着方法
は、特に限定されないが、電子ビーム蒸着法が使用でき
る。ここで、上記第１金属層、シリコン層及び第２金属
層の３層の垂直蒸着は、一連の工程で行われることか
ら、３層の蒸着時の基板温度を上記温度に設定しておく
ことがより好ましい。Next, a metal capable of forming a silicide is deposited on the entire surface by a vertical vapor deposition method to form a first metal layer on the substrate in the opening or on the emitter electrode arbitrarily provided on the substrate. Next, a silicon layer material is deposited on the entire surface by vertical vapor deposition to form a silicon layer on the first metal layer. Further, a metal capable of forming silicide is deposited on the entire surface by vertical vapor deposition to form a second metal layer on the silicon layer. Here, at least the substrate temperature during vapor deposition of the silicon layer and the second metal layer needs to be higher than the silicide formation temperature. When the substrate temperature is higher than the silicide formation temperature, the silicide layer can be easily formed at the interface between the metal layer and the silicon layer. Specifically, the substrate temperature is preferably 120 to 330 ° C. The vapor deposition method is not particularly limited, but an electron beam vapor deposition method can be used. Here, since vertical vapor deposition of the three layers of the first metal layer, the silicon layer and the second metal layer is performed in a series of steps, the substrate temperature during vapor deposition of the three layers should be set to the above temperature. Is more preferable.
【００２７】なお、下部陰極エミッタ及び電子放出層を
設ける場合は、以下のように形成することができる。下
部陰極エミッタは、下部陰極エミッタ材料を全面に積層
することにより、開口部中の基板或いはその上に任意に
設けられたエミッタ電極上に形成できる。一方、電子放
出部は、電子放出部材料を全面にかつ開口部を塞ぐよう
に堆積することにより、金属層の上面に形成できる。下
層陰極エミッタ及び電子放出層の積層方法は、特に限定
されないが、電子ビーム蒸着法が使用できる。When the lower cathode emitter and the electron emitting layer are provided, they can be formed as follows. The lower cathode emitter can be formed by laminating the lower cathode emitter material on the entire surface, on the substrate in the opening or on the emitter electrode arbitrarily provided on the substrate. On the other hand, the electron emitting portion can be formed on the upper surface of the metal layer by depositing the electron emitting portion material on the entire surface and so as to close the opening. The method of stacking the lower cathode emitter and the electron emission layer is not particularly limited, but an electron beam vapor deposition method can be used.
【００２８】更に、前記犠牲層、犠牲層上に形成された
第１金属層、シリコン層及び第２金属層、並びに任意に
形成される電子放出層材料及び下層陰極エミッタ材料を
除去することによって、電界放出陰極が形成される。除
去方法としては、犠牲層をウエットエッチングにより除
去する方法を使用することができる。ウエットエッチン
グに使用できるエッチャントとしては、犠牲層を除去し
うる酢酸、燐酸、ホウ酸等の公知のエッチャントを使用
でき、例えば犠牲層がマグネシウム化合物であり、陰極
エミッタがニッケルを含む場合、酢酸を含む水溶液を使
用することができる。Further, by removing the sacrificial layer, the first metal layer, the silicon layer and the second metal layer formed on the sacrificial layer, and optionally the electron emission layer material and the lower cathode emitter material, A field emission cathode is formed. As a removing method, a method of removing the sacrificial layer by wet etching can be used. As an etchant that can be used for wet etching, a known etchant such as acetic acid, phosphoric acid, or boric acid that can remove the sacrificial layer can be used. For example, when the sacrificial layer is a magnesium compound and the cathode emitter contains nickel, it contains acetic acid. Aqueous solutions can be used.
【００２９】[0029]
【作用】本発明の電界放出陰極は、基板上に任意に設け
られる電極層を介するか介せずして形成された開口部を
有する絶縁膜及びゲート電極層と、前記開口部内に第１
金属層、シリコン層及び第２金属層の少なくとも３層か
らなる陰極エミッタを有し、第１金属層及び第２金属層
がシリサイドを形成しうる金属であり、シリコン層と第
１金属層及び第２金属層の界面にシリサイド層が形成さ
れてなることを特徴とする。The field emission cathode of the present invention comprises an insulating film and a gate electrode layer having an opening formed with or without an electrode layer optionally provided on a substrate, and a first electrode in the opening.
It has a cathode emitter composed of at least three layers of a metal layer, a silicon layer and a second metal layer, and the first metal layer and the second metal layer are metals capable of forming silicide, and the silicon layer, the first metal layer and the first metal layer A feature is that a silicide layer is formed at the interface between the two metal layers.
【００３０】従って、従来の電界放出陰極より低い電圧
で電子を放出さすことができる。この理由を図９を用い
て説明する。図９中、Ｅ１及びＥ２は電流電圧特性の異
なる電界放出陰極を示し、Ｒ１及びＲ２は非線形なシリ
コン層の電流電圧特性を示し、Ｒ３及びＲ４は線形なシ
リコン層の電流電圧特性を示している。一方、本発明で
はシリコン層と第１及び第２金属層の界面にシリサイド
層が形成されており、界面がオーミック接触になってい
るので、シリコン層は線形な電流電圧特性を有し、Ｒ３
及びＲ４に相当する。Therefore, electrons can be emitted at a voltage lower than that of the conventional field emission cathode. The reason for this will be described with reference to FIG. In FIG. 9, E1 and E2 represent field emission cathodes having different current-voltage characteristics, R1 and R2 represent nonlinear current-voltage characteristics of the silicon layer, and R3 and R4 represent linear current-voltage characteristics of the silicon layer. . On the other hand, in the present invention, since the silicide layer is formed at the interface between the silicon layer and the first and second metal layers, and the interface is in ohmic contact, the silicon layer has a linear current-voltage characteristic and R3
And R4.
【００３１】まず、２つの異なる電流電圧特性を有する
電界放出陰極（Ｅ１及びＥ２）において、電流のばらつ
きをある範囲に抑制しようとする場合、線形な電圧電流
特性を持つ抵抗層（Ｒ３）に比べて、非線形な電圧電流
特性を持つ抵抗層（Ｒ１）は、同じ電流を得るのに必要
な電圧が高くなる（Ｖ0 ＜Ｖ1 ）。また、非線形な電圧
電流特性を持つ抵抗層において、電圧をＲ１からＲ２へ
大きくした場合、Ｅ１に流れる電流とＥ２に流れる電流
の差は、Ｉ５−Ｉ３である。これに対して、本発明の線
形な電圧電流特性を持つ抵抗層において、Ｅ２に流れる
電流が同じになるように電圧をＲ３からＲ４へ大きくし
た場合、Ｅ１に流れる電流とＥ２に流れる電流の差は、
Ｉ４−Ｉ３である。（Ｉ５−Ｉ３）＞（Ｉ４−Ｉ３）で
あることから、線形な電圧電流特性を持つ抵抗層の方
が、電流のばらつきを少なくすることができ、かつ低電
圧で電子を放出させることができる。First, in the field emission cathodes (E1 and E2) having two different current-voltage characteristics, when it is desired to suppress the variation of the current within a certain range, compared with the resistance layer (R3) having the linear voltage-current characteristics. Thus, the resistance layer (R1) having a non-linear voltage-current characteristic has a higher voltage required to obtain the same current (V 0 <V 1 ). Further, in the resistance layer having a non-linear voltage-current characteristic, when the voltage is increased from R1 to R2, the difference between the current flowing through E1 and the current flowing through E2 is I5-I3. On the other hand, in the resistance layer having the linear voltage-current characteristic of the present invention, when the voltage is increased from R3 to R4 so that the current flowing through E2 is the same, the difference between the current flowing through E1 and the current flowing through E2. Is
It is I4-I3. Since (I5-I3)> (I4-I3), the resistance layer having a linear voltage-current characteristic can reduce variations in current and can emit electrons at a low voltage. .
【００３２】更に、第１金属層と第２金属層が同一の金
属からなることにより、シリサイド層の特性が揃った電
界放出陰極が得られる。また、シリサイドを形成しうる
第１金属層及び第２金属層が、パラジウム、ニッケル及
び白金から選択されることにより、比較的低い温度でシ
リサイド層を形成できるので、電界放出陰極を構成する
層へのクラックの発生が防止される。Further, since the first metal layer and the second metal layer are made of the same metal, a field emission cathode having a silicide layer having uniform characteristics can be obtained. In addition, since the first metal layer and the second metal layer capable of forming a silicide are selected from palladium, nickel and platinum, the silicide layer can be formed at a relatively low temperature. The occurrence of cracks is prevented.
【００３３】更に、シリコン層が、１０ＭΩ〜５ＧΩの
抵抗を有することにより、放出電流の変動や個々の陰極
エミッタ間の電流電圧特性のばらつきが抑制される。本
発明の電界放出陰極の製造方法は、基板上に任意に設け
られる電極層を介するか介せずして設けられた絶縁膜及
びゲート電極層に開口部を形成し、開口部内にシリサイ
ドを形成しうる金属を垂直蒸着して第１金属層を堆積
し、シリコン層材料を垂直蒸着して第１金属層上にシリ
コン層を堆積し、シリサイドを形成しうる金属を垂直蒸
着してシリコン層上に第２金属層を堆積することにより
少なくとも３層からなる陰極エミッタを形成し、前記シ
リコン層及び第２金属層の形成が、シリサイドを形成す
る温度より高い基板温度下で行われ、それによってシリ
コン層と第１金属層及び第２金属層の界面にシリサイド
層を形成することを特徴とする。従って、従来の電界放
出陰極より低い電圧で電子を放出さすことができる電界
放出陰極が簡便に製造される。Furthermore, since the silicon layer has a resistance of 10 MΩ to 5 GΩ, variations in emission current and variations in current-voltage characteristics between individual cathode emitters are suppressed. According to the method for producing a field emission cathode of the present invention, an opening is formed in an insulating film and a gate electrode layer provided on a substrate with or without an electrode layer arbitrarily provided, and a silicide is formed in the opening. A metal capable of vertical deposition to deposit a first metal layer, a vertical deposition of a silicon layer material to deposit a silicon layer on the first metal layer, and a vertical deposition of a metal capable of forming a silicide to a silicon layer. A cathode emitter consisting of at least three layers is formed by depositing a second metal layer on the silicon, and the formation of the silicon layer and the second metal layer is carried out at a substrate temperature higher than the temperature at which the silicide is formed, whereby silicon is formed. A silicide layer is formed at an interface between the layer and the first metal layer and the second metal layer. Therefore, a field emission cathode capable of emitting electrons at a voltage lower than that of the conventional field emission cathode is easily manufactured.
【００３４】また、シリコン層及び第２金属層の堆積時
の基板温度が、１２０〜３３０℃であることにより、比
較的低い温度でシリサイド層を形成できるので、電界放
出陰極を構成する層へのクラックの発生が防止される。Further, since the substrate temperature during the deposition of the silicon layer and the second metal layer is 120 to 330 ° C., the silicide layer can be formed at a relatively low temperature, so that the layer forming the field emission cathode can be formed. Generation of cracks is prevented.
【００３５】[0035]
実施例１
図２は本発明の電界放出陰極の製造工程を示す図であ
る。以下、この図に従って本発明を説明する。まず、ガ
ラスからなる基板１上に膜厚０．３μｍのモリブデンシ
リサイド（ＭｏＳｉ2 ）からなるエミッタ電極２をスパ
ッタ法により積層した。次いで、エミッタ電極２上に膜
厚０．９μｍのＳｉＯ2 からなる絶縁膜３をプラズマＣ
ＶＤ法により積層した。更に、絶縁膜３上に膜厚０．３
μｍのモリブデンシリサイドからなるゲート電極４をス
パッタ法により積層した。Example 1 FIG. 2 is a diagram showing a manufacturing process of a field emission cathode of the present invention. The present invention will be described below with reference to this drawing. First, an emitter electrode 2 made of molybdenum silicide (MoSi 2 ) having a film thickness of 0.3 μm was laminated on a substrate 1 made of glass by a sputtering method. Next, an insulating film 3 made of SiO 2 and having a film thickness of 0.9 μm is formed on the emitter electrode 2 by plasma C
It was laminated by the VD method. Furthermore, a film thickness of 0.3 is formed on the insulating film 3.
A gate electrode 4 made of molybdenum silicide having a thickness of μm was laminated by a sputtering method.
【００３６】次に、レジストを塗布し、露光し、現像す
ることにより、後に陰極エミッタが形成される領域上に
１μｍの開口を有するレジストパターンを形成した。次
に、上記レジストパターンをマスクとして反応性イオン
エッチング（ＲＩＥ）法により、開口下のゲート電極及
び絶縁膜を取り除きエミッタ電極を露出させることによ
り直径１μｍの開口部６を形成した。次いで、レジスト
パターンを溶剤により除去した。Next, a resist was applied, exposed and developed to form a resist pattern having an opening of 1 μm on a region where a cathode emitter will be formed later. Next, using the resist pattern as a mask, the gate electrode and the insulating film under the opening were removed by the reactive ion etching (RIE) method to expose the emitter electrode, thereby forming the opening 6 having a diameter of 1 μm. Then, the resist pattern was removed with a solvent.
【００３７】更に、ＭｇＯを斜め蒸着法により回転させ
ながら積層し膜厚０．３μｍの犠牲層７を積層した（図
２（ａ）参照）。この犠牲層７は斜め蒸着されているの
で、ゲート電極４の側壁が犠牲層７によって覆われる。
そのため後の陰極エミッタを堆積させる際に、陰極エミ
ッタ材料が絶縁膜３の側壁に付着することを防ぐことが
できる。Further, MgO was laminated while being rotated by an oblique vapor deposition method to form a sacrifice layer 7 having a film thickness of 0.3 μm (see FIG. 2A). Since the sacrificial layer 7 is obliquely deposited, the side wall of the gate electrode 4 is covered with the sacrificial layer 7.
Therefore, it is possible to prevent the cathode emitter material from adhering to the side wall of the insulating film 3 when the cathode emitter is deposited later.
【００３８】次いで、陰極エミッタ材料としてモリブデ
ンからなる下層陰極エミッタ材料９を膜厚０．２μｍで
回転させながら電子ビーム蒸着した。電子ビーム蒸着の
条件は、真空度を５×１０-6Ｔｏｒｒ、基板温度を１２
０℃、蒸着速度を４Å／ｓｅｃとした。この垂直蒸着に
より開口部６内のエミッタ電極上に断面形状が台形の膜
厚０．２μｍの下層陰極エミッタ８が形成された。な
お、下層陰極エミッタ８の陵の傾斜角は６８．２°であ
った。また、犠牲膜７上の下層陰極エミッタ材料９の上
面には下層陰極エミッタ８の上面と同じ直径の開口が形
成された。Next, a lower layer cathode emitter material 9 made of molybdenum as a cathode emitter material was electron beam evaporated while rotating at a film thickness of 0.2 μm. The conditions for electron beam evaporation are vacuum degree of 5 × 10 −6 Torr and substrate temperature of 12.
The temperature was 0 ° C. and the deposition rate was 4Å / sec. By this vertical vapor deposition, a lower-layer cathode emitter 8 having a trapezoidal sectional shape and a film thickness of 0.2 μm was formed on the emitter electrode in the opening 6. The inclination angle of the lower cathode emitter 8 was 68.2 °. Further, an opening having the same diameter as the upper surface of the lower layer cathode emitter 8 was formed on the upper surface of the lower layer cathode emitter material 9 on the sacrificial film 7.
【００３９】次に、下層陰極エミッタ材料９上に陰極エ
ミッタ材料としてパラジウムからなる第１金属層材料１
１を膜厚０．１μｍで回転させながら電子ビーム蒸着し
た。電子ビーム蒸着の条件は、真空度を５×１０-6Ｔｏ
ｒｒ、基板温度を１２０℃、蒸着速度を４Å／ｓｅｃと
した。この垂直蒸着により下層陰極エミッタ８上に膜厚
０．１μｍの上層陰極エミッタ１０が形成された。Next, the first metal layer material 1 made of palladium as the cathode emitter material is formed on the lower layer cathode emitter material 9.
1 was electron beam evaporated while rotating at a film thickness of 0.1 μm. The electron beam evaporation conditions are vacuum degree of 5 × 10 −6 To
rr, the substrate temperature was 120 ° C., and the vapor deposition rate was 4Å / sec. By this vertical vapor deposition, an upper layer cathode emitter 10 having a film thickness of 0.1 μm was formed on the lower layer cathode emitter 8.
【００４０】次に、第１金属層材料１１上に陰極エミッ
タ材料としてシリコン層材料１３を膜厚０．４μｍで回
転させながら電子ビーム蒸着した。電子ビーム蒸着の条
件は、真空度を５×１０-6Ｔｏｒｒ、基板温度を１２０
℃、蒸着速度を４Å／ｓｅｃとした。この垂直蒸着によ
り第１金属層１０上に膜厚０．４μｍのシリコン層１２
が形成された。Next, a silicon layer material 13 as a cathode emitter material was electron-beam evaporated on the first metal layer material 11 while rotating it to a film thickness of 0.4 μm. The conditions for electron beam evaporation are vacuum degree of 5 × 10 −6 Torr and substrate temperature of 120.
° C, the vapor deposition rate was set to 4Å / sec. By this vertical deposition, a silicon layer 12 having a thickness of 0.4 μm is formed on the first metal layer 10.
Was formed.
【００４１】次に、シリコン層材料１３上に陰極エミッ
タ材料としてパラジウムからなる第２金属層材料１５を
膜厚０．１μｍで回転させながら電子ビーム蒸着した。
電子ビーム蒸着の条件は、真空度を５×１０-6Ｔｏｒ
ｒ、基板温度を１２０℃、蒸着速度を４Å／ｓｅｃとし
た。この垂直蒸着によりシリコン層１２上に膜厚０．１
μｍの第２金属層１４が形成された。Next, a second metal layer material 15 made of palladium as a cathode emitter material was electron-beam evaporated on the silicon layer material 13 while rotating at a film thickness of 0.1 μm.
The electron beam evaporation conditions are such that the vacuum degree is 5 × 10 −6 Tor.
r, the substrate temperature was 120 ° C., and the vapor deposition rate was 4Å / sec. By this vertical deposition, a film thickness of 0.1 is formed on the silicon layer 12.
A second metal layer 14 of μm was formed.
【００４２】更に、第２金属層材料１５上にエミッタ電
極材料としてニッケルからなる電子放出層材料１７を膜
厚０．８μｍで回転させながら開口を塞ぐまで電子ビー
ム蒸着した。電子ビーム蒸着の条件は、真空度を５×１
０-6Ｔｏｒｒ、基板温度を１２０℃、蒸着速度を４Å／
ｓｅｃとした。この垂直蒸着により第２金属層１５上に
膜厚０．４μｍの電子放出層１６が形成された（図２
（ｂ）参照）。なお電子放出層１６の陵の傾斜角は７
８．７°であった。Further, an electron emission layer material 17 made of nickel as an emitter electrode material was vapor-deposited on the second metal layer material 15 while rotating the electron emission layer material 17 with a film thickness of 0.8 μm until the opening was closed. The conditions for electron beam evaporation are vacuum degree of 5 × 1.
0 -6 Torr, substrate temperature 120 ° C, evaporation rate 4Å /
It was set to sec. By this vertical vapor deposition, an electron emission layer 16 having a film thickness of 0.4 μm was formed on the second metal layer 15 (FIG. 2).
(See (b)). The inclination angle of the electron emission layer 16 is 7
It was 8.7 °.
【００４３】次いで、酢酸水溶液で犠牲層７を溶解する
ことにより、下層陰極エミッタ材料９、第１金属層材料
１１、シリコン層材料１３、第２金属層材料１５及び電
子放出層材料１７が同時にリフトオフされ、本発明の電
界放出陰極が形成された（図２（ｃ）参照）。なお酢酸
水溶液を使用したのは、ニッケルは燐酸等には侵される
が、酢酸には侵されないからである。Next, the sacrificial layer 7 is dissolved in an aqueous acetic acid solution, so that the lower cathode emitter material 9, the first metal layer material 11, the silicon layer material 13, the second metal layer material 15 and the electron emission layer material 17 are lifted off at the same time. Thus, the field emission cathode of the present invention was formed (see FIG. 2 (c)). The acetic acid aqueous solution was used because nickel is attacked by phosphoric acid and the like, but not by acetic acid.
【００４４】比較例１
第１金属層、シリコン層及び第２金属層を形成しない
で、下層陰極エミッタ層の厚さを０．８μｍとし、電子
放出層の厚さを０．４μｍとした以外は、実施例１と同
様にして電界放出陰極を形成した。
比較例２
第１金属層及び第２金属層を形成しないで、下層陰極エ
ミッタ層の厚さを０．４μｍとし、シリコン層の厚さを
０．４μｍとし、電子放出層の厚さを０．４μｍとした
以外は、実施例１と同様にして電界放出陰極を形成し
た。Comparative Example 1 The first metal layer, the silicon layer and the second metal layer were not formed, but the thickness of the lower cathode emitter layer was 0.8 μm and the thickness of the electron emission layer was 0.4 μm. A field emission cathode was formed in the same manner as in Example 1. Comparative Example 2 Without forming the first metal layer and the second metal layer, the thickness of the lower cathode emitter layer was 0.4 μm, the thickness of the silicon layer was 0.4 μm, and the thickness of the electron emission layer was 0. A field emission cathode was formed in the same manner as in Example 1 except that the thickness was 4 μm.
【００４５】上記実施例１、比較例１及び２の電界放出
陰極の電流電圧特性を図３に示した。図３中、（ａ）は
実施例１、（ｂ）は比較例１、（ｃ）は比較例２の電界
放出陰極を示している。図３から判るように、第１金属
層及び第２金属層のない、即ちシリサイド層のない比較
例２の電界放出陰極に比べて、シリサイド層が形成され
ている実施例１の電界放出陰極は、より低電圧で電子を
放出させることができる。一方、シリコン層がない比較
例１の電界放出陰極は、実施例の電界放出陰極より低電
圧で電子を放出することができる。しかしながら、比較
例１のようにシリコン層がない場合は、放出電流の変動
や個々の陰極エミッタ間の電流電圧特性のばらつきを抑
制できないので、輝度むらが生じたが、実施例１の場合
はそのような輝度むらは生じなかった。The current-voltage characteristics of the field emission cathodes of Example 1 and Comparative Examples 1 and 2 are shown in FIG. In FIG. 3, (a) shows the field emission cathode of Example 1, (b) shows Comparative Example 1, and (c) shows Comparative Example 2. As can be seen from FIG. 3, as compared with the field emission cathode of Comparative Example 2 without the first metal layer and the second metal layer, that is, without the silicide layer, the field emission cathode of Example 1 in which the silicide layer is formed is , It is possible to emit electrons at a lower voltage. On the other hand, the field emission cathode of Comparative Example 1 having no silicon layer can emit electrons at a lower voltage than the field emission cathode of Example. However, when there is no silicon layer as in Comparative Example 1, variations in emission current and variations in current-voltage characteristics between individual cathode emitters cannot be suppressed, resulting in uneven brightness. Such uneven brightness did not occur.
【００４６】従って、実施例１により形成された陰極エ
ミッタは、第１金属層とシリコン層、第２金属層とシリ
コン層の間にＰｄ2 Ｓｉからなるシリサイド層が形成さ
れており、オーミック接触が得られるので、従来の電界
放出陰極より低電圧で電子を放出できると共に輝度むら
も生じなかった。
実施例２
第１及び第２金属層をニッケルとし、蒸着時の基板温度
を２２０℃とした以外は、実施例１と同様にして電界放
出陰極を形成した。Therefore, in the cathode emitter formed according to Example 1, a silicide layer made of Pd 2 Si is formed between the first metal layer and the silicon layer and between the second metal layer and the silicon layer, and ohmic contact is made. As a result, electrons can be emitted at a lower voltage than the conventional field emission cathode, and uneven brightness does not occur. Example 2 A field emission cathode was formed in the same manner as in Example 1 except that the first and second metal layers were nickel and the substrate temperature during vapor deposition was 220 ° C.
【００４７】この実施例においても、第１金属層とシリ
コン層、第２金属層とシリコン層の間にＮｉＳｉからな
るシリサイド層が形成されており、従来の電界放出陰極
より低電圧で電子を放出できた。
実施例３
第１及び第２金属層を白金とし、蒸着時の基板温度を３
３０℃とした以外は、実施例１と同様にして電界放出陰
極を形成した。Also in this embodiment, a silicide layer made of NiSi is formed between the first metal layer and the silicon layer and between the second metal layer and the silicon layer, and electrons are emitted at a lower voltage than the conventional field emission cathode. did it. Example 3 The first and second metal layers were platinum, and the substrate temperature during vapor deposition was 3
A field emission cathode was formed in the same manner as in Example 1 except that the temperature was 30 ° C.
【００４８】この実施例においても、第１金属層とシリ
コン層、第２金属層とシリコン層の間にＰｔＳｉからな
るシリサイド層が形成されており、従来の電界放出陰極
より低電圧で電子を放出できた。Also in this embodiment, a silicide layer made of PtSi is formed between the first metal layer and the silicon layer and between the second metal layer and the silicon layer, and electrons are emitted at a voltage lower than that of the conventional field emission cathode. did it.
【００４９】[0049]
【発明の効果】本発明の電界放出陰極は、基板上に任意
に設けられる電極層を介するか介せずして形成された開
口部を有する絶縁膜及びゲート電極層と、前記開口部内
に第１金属層、シリコン層及び第２金属層の少なくとも
３層からなる陰極エミッタを有し、第１金属層及び第２
金属層がシリサイドを形成しうる金属であり、シリコン
層と第１金属層及び第２金属層の界面にシリサイド層が
形成されてなることを特徴とする。The field emission cathode of the present invention comprises an insulating film and a gate electrode layer having an opening formed with or without an electrode layer optionally provided on a substrate, and a first electrode in the opening. A cathode emitter comprising at least three layers of a first metal layer, a silicon layer and a second metal layer;
The metal layer is a metal capable of forming silicide, and a silicide layer is formed at the interface between the silicon layer and the first metal layer and the second metal layer.
【００５０】更に、第１金属層と第２金属層が同一の金
属からなることにより、シリサイド層の特性が揃った電
界放出陰極を得ることができる。従って、従来の電界放
出陰極より低い電圧で電子を放出さすことができる。ま
た、シリサイドを形成しうる第１金属層及び第２金属層
が、パラジウム、ニッケル及び白金から選択されること
により、比較的低い温度でシリサイド層を形成できるの
で、電界放出陰極を構成する層へのクラックの発生を防
止することができる。Further, since the first metal layer and the second metal layer are made of the same metal, it is possible to obtain a field emission cathode having uniform characteristics of the silicide layer. Therefore, electrons can be emitted at a voltage lower than that of the conventional field emission cathode. In addition, since the first metal layer and the second metal layer capable of forming a silicide are selected from palladium, nickel and platinum, the silicide layer can be formed at a relatively low temperature. It is possible to prevent the occurrence of cracks.
【００５１】更に、シリコン層が、１０ＭΩ〜５ＧΩの
抵抗を有することにより、放出電流の変動や個々の陰極
エミッタ間の電流電圧特性のばらつきを抑制することが
できる。従って、表示装置に適用した場合、蛍光体スク
リーンに対して配列される多数の陰極の電子放出を均一
化でき輝度むらをなくすることができる。本発明の電界
放出陰極の製造方法は、基板上に任意に設けられる電極
層を介するか介せずして設けられた絶縁膜及びゲート電
極層に開口部を形成し、開口部内にシリサイドを形成し
うる金属を垂直蒸着して第１金属層を堆積し、シリコン
層材料を垂直蒸着して第１金属層上にシリコン層を堆積
し、シリサイドを形成しうる金属を垂直蒸着してシリコ
ン層上に第２金属層を堆積することにより少なくとも３
層からなる陰極エミッタを形成し、前記シリコン層及び
第２金属層の形成が、シリサイドを形成する温度より高
い基板温度下で行われ、それによってシリコン層と第１
金属層及び第２金属層の界面にシリサイド層を形成する
ことを特徴とする。従って、従来の電界放出陰極より低
い電圧で電子を放出さすことができる電界放出陰極を簡
便に製造することができる。Furthermore, since the silicon layer has a resistance of 10 MΩ to 5 GΩ, it is possible to suppress fluctuations in emission current and fluctuations in current-voltage characteristics between individual cathode emitters. Therefore, when it is applied to a display device, it is possible to make uniform the electron emission of a large number of cathodes arranged on the phosphor screen and eliminate the uneven brightness. According to the method for producing a field emission cathode of the present invention, an opening is formed in an insulating film and a gate electrode layer provided on a substrate with or without an electrode layer arbitrarily provided, and a silicide is formed in the opening. A metal capable of vertical deposition to deposit a first metal layer, a vertical deposition of a silicon layer material to deposit a silicon layer on the first metal layer, and a vertical deposition of a metal capable of forming a silicide to a silicon layer. At least 3 by depositing a second metal layer on
Forming a cathode emitter comprising a layer, and forming the silicon layer and the second metal layer at a substrate temperature higher than a temperature at which the silicide is formed, thereby forming the silicon layer and the first metal layer.
A feature is that a silicide layer is formed at an interface between the metal layer and the second metal layer. Therefore, it is possible to easily manufacture a field emission cathode capable of emitting electrons at a voltage lower than that of the conventional field emission cathode.
【００５２】また、シリコン層及び第２金属層の蒸着温
度が、１２０〜３３０℃であることにより、比較的低い
温度でシリサイド層を形成できるので、電界放出陰極を
構成する層へのクラックの発生を防止することができ
る。Further, since the deposition temperature of the silicon layer and the second metal layer is 120 to 330 ° C., the silicide layer can be formed at a relatively low temperature, so that cracks are generated in the layer forming the field emission cathode. Can be prevented.
【図１】本発明の電界放出陰極の概略断面図である。FIG. 1 is a schematic sectional view of a field emission cathode of the present invention.
【図２】本発明の電界放出陰極の概略製造工程図であ
る。FIG. 2 is a schematic manufacturing process diagram of a field emission cathode of the present invention.
【図３】本発明の実施例１並びに比較例１及び２の電界
放出陰極の電流電圧特性を示す図である。FIG. 3 is a diagram showing current-voltage characteristics of the field emission cathodes of Example 1 of the present invention and Comparative Examples 1 and 2.
【図４】従来の電界放出陰極の概略製造工程図である。FIG. 4 is a schematic manufacturing process diagram of a conventional field emission cathode.
【図５】従来の電界放出陰極の概略断面図である。FIG. 5 is a schematic sectional view of a conventional field emission cathode.
【図６】図５の電界放出陰極の等価回路図である。6 is an equivalent circuit diagram of the field emission cathode of FIG.
【図７】従来の電界放出陰極の電流電圧特性を示す図で
ある。FIG. 7 is a diagram showing current-voltage characteristics of a conventional field emission cathode.
【図８】従来のシリコン層の電流電圧特性を示す図であ
る。FIG. 8 is a diagram showing current-voltage characteristics of a conventional silicon layer.
【図９】本発明及び従来の電界放出陰極の電流電圧特性
を示す図である。FIG. 9 is a diagram showing current-voltage characteristics of the field emission cathode of the present invention and the related art.
【符号の説明】 １ 基板 ２ エミッタ電極 ３ 絶縁膜 ４ ゲート電極 ６ 開口部 ７ 犠牲層 ８ 下部陰極エミッタ ９ 下部陰極エミッタ材料 １０ 第１金属層 １１ 第１金属層材料 １２ シリコン層 １３ シリコン層材料 １４ 第２金属層 １５ 第２金属層材料 １６ 電子放出層 １７ 電子放出層材料 ２１ 基板 ２２ エミッタ電極 ２３ 絶縁膜 ２４ ゲート電極 ２５ レジストパターン ２６ 開口部 ２７ 犠牲層 ２８ 陰極エミッタ材料 ２９ 陰極エミッタ ３０ 高抵抗層 ３１ 電子放出層[Explanation of symbols] 1 substrate 2 Emitter electrode 3 insulating film 4 gate electrode 6 openings 7 Sacrifice layer 8 Lower cathode emitter 9 Lower cathode emitter material 10 First metal layer 11 First metal layer material 12 Silicon layer 13 Silicon layer material 14 Second metal layer 15 Second metal layer material 16 electron emission layer 17 Electron emission layer material 21 board 22 Emitter electrode 23 Insulating film 24 gate electrode 25 resist pattern 26 opening 27 Sacrificial layer 28 Cathode Emitter Material 29 Cathode emitter 30 High resistance layer 31 electron emission layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−138636（ＪＰ，Ａ) 特開 平６−20592（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-138636 (JP, A) JP-A-6-20592 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01J 1/304 H01J 9/02
Claims (4)
るか介せずして設けられた絶縁膜及びゲート電極層に開
口部を形成し、開口部内にシリサイドを形成しうる金属
を垂直蒸着して第１金属層を堆積し、シリコン層材料を
垂直蒸着して第１金属層上にシリコン層を堆積し、シリ
サイドを形成しうる金属を垂直蒸着してシリコン層上に
第２金属層を堆積することにより少なくとも３層からな
る陰極エミッタを形成し、前記シリコン層及び第２金属
層の形成が、シリサイドを形成する温度より高い基板温
度下で行われ、それによってシリコン層と第１金属層及
び第２金属層の界面にシリサイド層を形成することから
なり、シリサイドを形成しうる金属がパラジウム、ニッ
ケル及び白金から選択されることを特徴とする電界放出
陰極の製造方法。1. An opening is formed in an insulating film and a gate electrode layer which are provided with or without an electrode layer optionally provided on a substrate, and a metal capable of forming silicide is vertically vapor-deposited in the opening. Then, a first metal layer is deposited, a silicon layer material is vertically deposited to deposit a silicon layer on the first metal layer, and a metal capable of forming a silicide is vertically deposited to deposit a second metal layer on the silicon layer. Forming a cathode emitter consisting of at least three layers by deposition, the formation of the silicon layer and the second metal layer being carried out at a substrate temperature higher than the temperature at which the silicide is formed, whereby the silicon layer and the first metal layer are formed. And a silicide layer is formed at the interface between the second metal layer and the metal capable of forming the silicide is palladium or nickel.
A method for manufacturing a field emission cathode, wherein the field emission cathode is selected from Kel and platinum .
らなる請求項１記載の電界放出陰極の製造方法。2. The method for manufacturing a field emission cathode according to claim 1, wherein the first metal layer and the second metal layer are made of the same metal.
板温度が、１２０〜３３０℃である請求項１又は２に記
載の電界放出陰極の製造方法。3. The method for producing a field emission cathode according to claim 1, wherein the substrate temperature during the deposition of the silicon layer and the second metal layer is 120 to 330 ° C.
を有する請求項１〜３いずれかに記載の電界放出陰極の
製造方法。4. The field emission cathode according to claim 1, wherein the silicon layer has a resistance of 10 MΩ to 5 GΩ .
Manufacturing method .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12523695A JP3437007B2 (en) | 1995-05-24 | 1995-05-24 | Field emission cathode and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12523695A JP3437007B2 (en) | 1995-05-24 | 1995-05-24 | Field emission cathode and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321253A JPH08321253A (en) | 1996-12-03 |
| JP3437007B2 true JP3437007B2 (en) | 2003-08-18 |
Family
ID=14905176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12523695A Expired - Fee Related JP3437007B2 (en) | 1995-05-24 | 1995-05-24 | Field emission cathode and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3437007B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3595718B2 (en) * | 1999-03-15 | 2004-12-02 | 株式会社東芝 | Display element and method of manufacturing the same |
| US7044822B2 (en) * | 2002-12-20 | 2006-05-16 | Samsung Sdi Co., Ltd. | Method of manufacturing a field emission device utilizing the sacrificial layer |
-
1995
- 1995-05-24 JP JP12523695A patent/JP3437007B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321253A (en) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010004979A1 (en) | Field emission display and method for fabricating the same | |
| JPH08287819A (en) | Electric field effect electron emission device and its preparation | |
| KR100235212B1 (en) | A field emission cathode and maunfacture thereof | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| US6096570A (en) | Field emitter having sharp tip | |
| US5844351A (en) | Field emitter device, and veil process for THR fabrication thereof | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| JP3060928B2 (en) | Field emission cathode and method of manufacturing the same | |
| JP3246137B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
| JP3437007B2 (en) | Field emission cathode and method of manufacturing the same | |
| JPH08339757A (en) | Method of designing and manufacturing optimal gate control for side face field emission device | |
| JP2852356B2 (en) | Field emitter surface modification method | |
| JP3526462B2 (en) | Field emission type cathode device | |
| JP3033178B2 (en) | Field emission type emitter | |
| JP3086445B2 (en) | Method of forming field emission device | |
| JP3084768B2 (en) | Field emission type cathode device | |
| JP3436975B2 (en) | Field emission cathode and method of manufacturing the same | |
| JP2783498B2 (en) | Method for manufacturing field emission cathode | |
| JP2636630B2 (en) | Field emission device and method of manufacturing the same | |
| JP2956565B2 (en) | Method of manufacturing field emission cold cathode | |
| JP2969913B2 (en) | Field emission type emitter | |
| JPH11162326A (en) | Field electron-emission element | |
| JP3094464B2 (en) | Method of manufacturing field emission type microcathode | |
| JP2001143602A (en) | Field emission type cold cathode and method of fabricating the same | |
| JPH09115429A (en) | Field emission type electron source element and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |